杂记-持续更新

Boy913

已于 2024-08-30 09:03:50 修改

阅读量94

点赞数 2

文章标签：嵌入式硬件

于 2024-07-31 16:08:37 首次发布

本文链接：https://blog.csdn.net/weixin_61444806/article/details/140824762

版权

1、二极管的反向漏电流与温度强相关，由于漏电流是P型半导体和N型半导体内的少子扩散运动形成的

2、三级管基极串电阻：起限流作用，如果无串联电阻，会造成Ib过大，导致三极管热损坏

3、mos管栅极串电阻：起抑制谐振作用，考虑到layout走线寄生电感和mos管自身的寄生电容会引起谐振，通过串联电阻消耗能量来抑制谐振；串联电阻越大，抑制谐振效果越好，但是，当电阻过大时，会造成截至频率降低

备注：谐振频率是一个系统收到外部周期性作用下，产生幅值最大的频率；截至频率是一个系统能通过的最低频率；layout走线寄生电感计算公式：L=2L×（ $\ln$ $\frac{2L}{W}$ +0.5+0.2235 $\frac{W}{L}$ ）nH，其中W为走线宽度，L为走线长度（网上资料查找，仅供参考）；通孔分布电感L= $\frac{h}{5}$ ×[1+ $\ln \frac{4h}{d}$ ]nH，h为过孔高度，d为过孔直径（网上资料查找，仅供参考）

4、示波器：如果示波器带宽为N，则此示波器可测试的最大不失真信号频率为N/5；示波器×1档和×10档测量信号，对于高频信号的测试需使用×10档；×1档和×10档变换探头的输入电阻。

5、匹配电阻：串联匹配电阻和并联匹配电阻。串联匹配电阻放置在源端位置，阻值和传输线特征阻抗相近，通常传输线的特征阻抗为50Ω左右，由于器件的输出信号发送端阻抗为十几欧，所以源端匹配电阻阻值为33Ω左右；并联匹配电阻-终端匹配电阻，电阻放置于接收信号端，使接收端阻抗与传输线特征阻抗相近。阻抗匹配主要是针对高速信号，用于阻抗匹配，目的为了防止信号传输时由于阻抗不匹配造成信号反射进而导致传输数据错误

6、串口或USB口串电阻作用：一般为两个作用，阻抗匹配和减少信号边沿的陡峭程度，减少高频噪声以及过冲等。若是高速信号线上串小电阻，即为阻抗匹配电阻。如果是GPIO上串小电阻可能是抗小能量电压脉冲。信号线上串小电阻可能还有一个用途：ESD。如在USB接口上，靠USB PORT端的两根数据线上串一个小电阻，如10Ω。此项主要借鉴any_fly作者