CPU设计
文章平均质量分 87
手把手教你设计CPU系列
芯想是陈
studying......
展开
-
CPU设计之分支预测
如果我们在取指令阶段的时候,就可以“提前知道”该指令是否为分支指令,并且可以知道它的方向(跳或不跳),以及相应的目标地址(target address)的话,那么就可以直接在下一个周期从分支指令的目标地址开始取指令,这样就不会对流水线产生影响,从而避免了做无用功。对于这种不需要等待分支指令的结果真的被计算出来,而是提前就预测结果的过程就是分支预测。一件东西之所以可以被预测,一定是它本身具有某些特点,使得预测其成功的概率是大于百分之五十的,这种情况下做预测才有相应的意义,我们后面再展开讲这一点。原创 2024-02-19 23:43:26 · 1222 阅读 · 0 评论 -
两万多字分析CPU硬件工作流程------以Intel CPU体系结构为例
内存层次结构的意义在于利用引用的空间局部性和时间局部性原理,将经常被访问的数据放到快速的存储器中,而将不经常访问的数据留在较慢的存储器中。一般情况下,除了寄存器和L1缓存可以操作指定字长的数据,下层的内存子系统就不会再使用这么小的单位了,而是直接移动数据块,比如以缓存线为单位访问数据。对于组冲突,可以这么理解:与上文相似,假设一个缓存,由512条缓存线组成,每条线64字节,容量32KB。原创 2024-01-14 21:07:31 · 1114 阅读 · 1 评论 -
CPU入门扫盲篇之MMU内存管理单元------万字长文带你搞定MMU&TLB&TWU
声明:以下文章来源于TrustZone ,作者Hcoco最近一直在学习内存管理,也知道MMU是管理内存的映射的逻辑IP,还知道里面有个TLB。原创 2024-01-14 11:00:00 · 5669 阅读 · 1 评论 -
二、手把手设计CPU篇之RISC-V架构
目前的“RISC-V 架构文档”分为“指令集文档”和“特权架构文挡”。RISC-V指令总共只有几十条常用指令。 “指令集文档” 的篇幅为 10 多页,而“特权架构文档”的篇幅也仅为 100 左右。熟悉体系结构的工程师 仅需一两天便可将其通读,虽然RISC-V 的架构文档还在不断地丰富,但是相比x86 的架构文档与ARM 的架构文档,RISC-V 的篇幅可以说是极其短小精悍。原创 2024-01-12 10:00:00 · 564 阅读 · 0 评论 -
一、手把手设计CPU篇之CPU与ISA
CPU 灵魂一一指令集架构 Clnstructio Set Architecture, ISA),它是一组指令的集合,而指令是指处理器进行操作的最小单元(譬如加减乘除操作或者读/写存储器数据)。通俗来讲,处理器架构的位数是指通用寄存器的宽度,其决定了寻址范围的大小、数据运算能力的强弱。 本系列还将结合开源的蜂鸟E200(基于RISC-V架构的Soc)实例详细介绍如何设计一款面向嵌入式领域的RISC-V处理器。为32位,能够寻址的范围为2的32方,即4GB的寻址空间,运算指令可以操作的操作数为32位。原创 2024-01-10 22:46:15 · 564 阅读 · 1 评论 -
CPU入门扫盲篇之一文搞懂多 CPU、多核 CPU、超线程技术、SMP
上,如果某个物理核心在执行指令流时需要等待指令数据,那么该核心就有一段时间处于空闲状态(虽然可能很短暂)。,非对称多处理器,指某些处理器用来运行特殊的程序,比如操作系统,而另外的处理器用来运行非特殊程序,比如用户程序。的时候,需要等待指令需要的数据到达,那么,在这个等待的时间内,才可以切换到指令流。,是指任何程序,不管运行在内核空间,还是用户空间,都可以运行在任意一个处理器上。物理核,物理核之间通过片内总线相连,相比主版上的系统总线,片内总线速度非常快。为了实现超线程技术,一个物理核心内部,会同时包含。原创 2024-01-07 14:32:12 · 6196 阅读 · 1 评论