基本概念
计算机系统的五大部件之间的互连方式:
- 分散连接:各部件之间使用单独的连线
- 总线连接:将各部件连到一组公共信息传输线上
为什么要使用总线?
- 设备需要互连
- 早期计算机外设较少,大多采用分散连接,不易实现随时增减外部设备
总线是什么?
- 是连接多个部件的信息传输线
- 是各部件共享的传输介质
- 是信号的公共传输线
总线有什么特点?
- 在某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同时从总线上接收相同的信息
- 分时共享
结构
单总线结构
定义:将 CPU 、主存、I/O 设(通过 I/O 接口)都挂在一组总线上,允许 I/O 设备之间、I/O 设备与 CPU 之间或 I/O 设备与主存之间直接交换信息
特点:I/O 设备与主存交换信息时,原则上不影响 CPU 的工作,CPU 仍可继续处理不访问主存或 I/O 设备的操作,使得 CPU 的工作效率有所提高
存在的问题:因只有一组总线,当某一时刻各部件都要占用总线时,会发生冲突,所有必须设置总线判优逻辑,让各部件按优先级高低占用总线,会影响整机的工作速度
优点:结构简单、成本低,易于接入新的设备
缺点:多个部件只能争用一条总线
双总线结构
结构特点:将速度较低的 I/O 设备从单总线上分离出来,形成主存总线与 I/O 总线分开的结构
通道:具有特殊功能的处理器,CPU 将一部分功能下放给通道,使其对 I/O 设备具有统一管理的功能,以完成外部设备与主存储器之间的数据传送,其系统的吞吐能力可以相当大
将速率不同的 I/O 设备进行分类,然后将其连接在不同的通道上,计算机系统的工作效率会更高
面向 CPU 的双总线结构
两组总线,一组称为存储总线(M 总线),连接 CPU 和主存;另一组称为输入输出总线(I/O总线),用于建立 CPU 与各 I/O 设备之间交换信息的通道
优点:各种 I/O 设备通过 I/O 接口挂到 I/O 总线上,便于增删设备
缺点:I/O 设备与主存 交换信息时仍然占用 CPU ,影响 CPU 的工作效率
面向存储器的双总线结构
在单总线基础上开辟出一条 CPU 与主存之间的总线,称为存储总线。这组总线速度高,只供主存与 CPU 之间传输信息
优点:提高传输效率的同时减轻系统总线的负担,且保留了 I/O 设备与存储器交换信息时不经过 CPU 的特点
三总线结构
主存总线:用于 CPU 与主存之间的传输
I/O 总线:供 CPU 与各类 I/O 设备之间传递信息
DMA 总线:用于高速 I/O 设备与主存之间之间交换啊信息
任一时刻只能使用一种总线
主存总线与 DMA 总线不能同时对主存进行存取
I/O 总线只有在 CPU 执行 I/O 指令时才能用到
扩展总线通过扩展总线接口与系统总线相连,实现这两种总线之间的信息传递,系统的工作效率明显提高
四总线结构
对于高速设备而言,其自身的工作很少依赖 CPU ,同时又比扩展总线上的设备更贴近 CPU
对于高性能设备与 CPU,各自的效率获得更大提高
CPU、高速总线的速度以及各自信号线的定义完全可以不同,以至各自改变其结构不会影响高速总线的正常工作
多总线结构
桥:桥接器,用于连接不同的总线,具有数据缓冲、转换和控制等功能
特点:靠近 CPU 的总线速度较快
分类
特性
性能指标
总线标准
总线标准 | 时钟频率 | 最大传输率 | 数据线 | 地址线 | 优点 | 缺点 | 备注 |
ISA | 8MHz | 16MBps | 16位 | 24位 | 使用独立于CPU的时钟周期,CPU可以采用比总线频率更高的时钟,有利于CPU性能的提高 | 没有支持总线仲裁的硬件逻辑,故不支持多台总设备系统 传送的所有数据必须通过CPU或DMA接口来管理,故CPU花费大量时间控制与外部设备交换数据 | 系统总线 |
EISA | 8MHz | 33MBps | 32位 | 32位 | 从CPU中分离出总线控制权,是一种具有智能化的总线,能支持多个总线主控器和突发方式的传输 | 系统总线 可以完全兼容ISA 访问范围232 | |
VESA | 33MHz | 133MBps | 32位,通过扩展槽可扩展到64位 | 通过局部总线控制器,将高速I/O设备直接挂在CPU上,实现CPU与高速I/O设备之间的高速数据交换 | 局部总线 | ||
PCI | 33/66MHz | 528MBps | 32/64位 | 高性能:不依附于某个具体的处理器,支持突发传送 良好的兼容性 支持即插即用 支持多主设备能力 具有与处理器和存储器子系统完全并行操作的能力 提供数据和地址奇偶校验功能 支持两种电压标准 可扩充性好,可采用多层结构提高驱动能力 软件兼容性好 采用多路复用技术,减少了总线引脚个数 | 局部总线 | ||
AGP | X1:266MB/s X8:2.1GB/s | 定义“双激励”的传输技术,能在一个时钟的上、下沿双向传递数据 | 局部总线 | ||||
RS-232C | 串行通信总线 应用于串行二进制交换的数据终端设备和数据通信设备 RS-232C规定的逻辑电平与计算机系统中TTL和MOS电平不一样,使用时必须实现两种电平的转换 | ||||||
USB | 1280MB/s | 具有真正的即插即用特征,可以热插拔 具有很强的连接能力和很好的扩充性 数据传输率有两种,普通无屏蔽双绞线、带屏蔽的双绞线 标准统一 连接电缆轻巧,电源体积缩小 生命力强 | 设备总线 串行 |
总线控制
总线判优控制(总线仲裁)
总线通信控制
目的:解决通信双方协调配合问题,解决通信双方如何获知传输开始和传输结束
总线周期
定义
完成一次总线操作的时间
阶段
- 申请分配阶段:由需要使用总线的主模块(或主设备)提出申请,经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者
- 寻址阶段:取得了使用权的主模块通过总线发出本次要访问的从模块(或从设备)的地址及有关命令,启动参与本次传输的从模块
- 传输阶段:主模块和从模块进行数据交换,数据由源模块发出,经数据总线流入目的模块
- 结束阶段:主模块的有关信息均从系统总线上撤出,让出总线使用权
对于仅有一个主模块的简单系统,无须申请、分配和撤销,总线使用权始终归它占有
对于包含中断、DMA 控制或多处理器的系统,还需其他管理机构参与