- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA仿真与上板实测不一致可能的一点问题
第一段是正确的，使用位运算在进行条件判断；第二段在仿真时可以正常运行，但在板上却没办法给PC赋成新的值，所以在写verilog的时候还是尽量使用位运算，上板子不容易出现这种错误，明明逻辑正确但无法得到预期结果。这两段代码在仿真时都可以通过，但上板后却出现不同的效果。可能的原因是*会调用乘法器，导致延迟的发生。
2023-10-05 18:38:49
657
原创 Verilog学习踩坑
不同的always块（对同一个边沿信号敏感的）中对同一个变量不能同时赋值，即使两个值一样也不行，这在模拟的时候并没有报错，但是进板子是跑不了的！不同的always块（对同一个边沿信号敏感的）中对同一个变量不能同时赋值，即使两个值一样也不行，这在模拟的时候并没有报错，但是进板子是跑不了的！这段代码在tb模拟的时候没有任何问题，能按照预期输出结果，但是在进板子却出现了问题，led始终是初始值，原因是。对应上面这段代码就是count变量被多次赋值，导致错误。2.模拟和进板子跑是不一样的，一定要注意逻辑！
2023-09-18 08:29:54
56
1
原创 数码管显示
大概的意思是switch[3]这个引脚连了多个驱动器，并且还有常量驱动，猜测因为没有初始化，但代码本身有很多问题。最好考虑把count计数器单独拿出去，不容易出错。
2023-09-16 16:07:33
177
2
原创 Data for our honeybee colony Model Based on Multiple Factors Fitting
Data for our honeybee colony Model Based on Multiple Factors Fitting
2022-12-16 20:29:32
52
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人