1.这是iic总线在回应时候的时序图，data in代表eeprom收到数据，回stm32的ack，数据回应，data out代表stm32收到eeprom的消息，数据输出ack回应
2.交叉线 代表在这一次输出高电平，或者在这一次也可能输出低电平 。
3.第三个就是时钟线和数据线的电平不是在同一个时间拉高或者拉低，这是因为数据有数据准备时间和数据保持时间，需要先把数据准备好，然后才能让别人来采
在这张图 这里就是在第九个时钟周期，先把sck时钟线拉低，再把dataout电平拉低，然后再把sck时钟线拉高，保证在sck的时钟线拉高的时候dataout一定已经在数据保存时间了，这样采到的低电平才是有效的（这里需要看采样时间 保存时间 什么的 有另外一个表 下次照一下）
所以dataout拉低和sck的时钟线拉高不是在同一时间就很好解释了
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
