weixin_73587775的博客

1.load指令，首先指令流出的进入条件：缓冲器有空闲单元，满足条件，检测第一操作数（R1）是否就绪，就绪，把操作数渠道当前缓冲单元的Vj,Qj置为0，设置busy,把符号位扩展后的偏移量放入A，把当前缓冲器单元的编号r，放入对应rt的状态表项，流水线能够提升指令执行的效率（吞吐率），也就是说单位时间的任务数，理想流水线是没有任何阻塞，可以源源不断的放到流水线上执行，此时CPI是1，即每个周期完成一条指令 ，但是是不可能的，因为有冒险。是由分支指令（有条件跳转）引起的，因为分支指令控制流方向不固定。

容量8KB,2的十三次方，块大小16B,一块用掉四位，剩余2的九次方是标志位，则有512行，每个元素8B,则一块两个元素，a数组150块，b数组152块，不出现容量失效。不管是否交换内容，在同一“伪相联”组中的两块都是用同一个索引得到的，因此失效率相同，即：失效率伪相联＝失效率2路。伪相联cache的命中时间等于直接映象cache的命中时间加上伪相联查找过程中的命中时间*该命中所需的额外开销。（6） 由编译器控制的预取，硬件预取的替代方法，在编译时加入预取的指令，在数据被用到之前发出预取请求。

指令集结构：指令集中可用的指令不一样（eg:没有乘法指令只能用多次加法来实现乘法，导致IC增加）紧密耦合的MIMD结构的数据共享通过内存，松散耦合的MIMD结构的数据共享通过消息传递。计算机组成：计算机逻辑上的实现（几段流水都行），（单周期的时钟周期时间长，CPI少）资源重复，如多处理机；程序执行时所访问的存储器地址分布不是随机的，而是相对的簇聚。摩尔定律导致芯片上的晶体管急剧增加，引发的问题是什么？编译技术：不同的编译器编译出来的指令数可能不一样。在流水线的情况下，如果不断流，CPI趋近1。

SPMD:单程序多数据，启动一个可执行文件，可能涉及多个相同的线程，每个线程处理一组数据，这多个线程之间是并行的- SISD耗时，MIMD耗电Fetch:qu取指令，Decode:指令译码效率低定义的向量长度超过硬件向量寄存器的长度在向量体系结构中用纵向处理比较多，（长度不够用纵横处理）‘Power Wall’（功耗墙）是指功耗的限制add.d:加法，double（双精度）addvv.d(V1,V2,V3),vv表示向量和向量，V1是结果，V2V3是两个操作数vs表示向量和标量。

1.计算机构成的两个最基本的要素点：包括小到CPU内部的寄存器、ALU、控制器，到存储模块、外设，乃至多处理机的计算节点，都可以视为点互连网络：按照一定拓扑结构和控制方式，将点连接起来。一般规律：距离越大，带宽越低，处理机耦合度越低 （松耦合 ）举例：松耦合：接力。紧耦合：两人三足扩展1.多线程一般是紧耦合任务扩展2.每个进程都有独立的内存空间，线程共享内存空间总线是最简单的一种动态互连网络注意：互连不止总线一种2.（按处理节点之间的耦合度排序，越往下越松）