计算机组成原理复习习题

一、判断题

1、计算机系统主要是指计算机硬件系统，包括处理器、存储器和输入输出设备。 

F. 计算机的 硬件系统包括 运算器、控制器、存储器、输入设备、输出设备。

2、 指令周期是指一条指令从取出到执行完成所需要的时间。

T. 指令周期是指从取指令、分析取数到执行完该指令所需的全部时间。

3、 一般情况下，字长越长，表示的数据范围越大。

T. 字长一般以字节（Byte）为基本单位。 字长会影响计算精确度、数据的表示范围和精度。

4、 CPU 执行中断的工作过程，是由软件和硬件共同完成的。

T. 

5、 一般使用动态 RAM 构成内存，其容量比静态 RAM 大，但读写速度比静态 RAM 慢。

T.

6、使用辅助存储的主要原因是为了长时间保存数据，即使是在计算机电源关闭的

情况下。

T.

7、硬布线控制器执行速度快，设计复杂，但其耗费成本低。

F. 硬布线控制器的特点是执行速度快，指令功能的修改和扩展难。

8、常用的虚拟存储器寻址系统由 cache+主存+辅存三级存储器组成。

F. 常用的虚拟存储器寻址系统由主存 - 辅存两级存储器组成。

9、奇偶校验可以纠正数据传输出现的错误。

F.  奇偶检验用于检查数据传输的完整性。

10、正整数在计算机中是以二进制补码形式存储的。正整数的二进制原码、反码、

补码值都相同。

T.

11、负整数在计算机中是以二进制补码形式存储的。正整数的二进制原码、反码、

补码值都相同。

F. 负整数的反码为符号位保持不变，其余各位取反，其反码为符号位保持不变，其余各位取反后再在最后一位上加1

12、计算机的字长又叫“字”，是指处理器一次能够处理的最大二进制数的位数。

T.

13、定点补码运算时,其符号位不参加运算。

F. 参与

14、海明码是一种能发现两位错误并能纠正一位错的编码。

T.

15、移码表示法主要用于表示浮点数的阶码。

T.

16、Cache 的地址映射中,直接映射的地址变换速度快,硬件容易实现,但命中率略低。

T.

17、与各中断源的中断级别相比，CPU(或主程序)的级别最高。

F.

18、定点小数表示中,只有补码能表示﹣1

T.

19、所有指令的指令周期都是相同的。

F.

20、在 DMA 控制方式中，主机和外设是并行运行的。

T.

二、填空题

1、十进制 106 的原码是 01101010，反码是 01101010 ，补码是 01101010。

     

2、-78 的原码是 11001110，反码是 10110001，补码是 10110010。

3、某计算机采用双字节长指令,指令中形式地址字段 8 位 ，指令中的数据采用补

码表示,且 PC 的值在取指阶段完成修改。 某采用相对寻址的指令的当前地址为

2008,且要求转移后的目标地址为 2001,则该指令的形式地址字段的值为

F7  H。

4、若 RAM 芯片内有 1024 个单元，用单译码方式，地址译码器有 1024 条输

出线；用双译码方式，地址译码器有 64 条输出线。

5、 半导体动态 RAM 靠 电容 存储信息。

6、将十进制数 6.875 转化为十六进制数是多少： __6.E_____H.

7、若每个存储单元位数不变，总的单元个数增加，这种扩展方式被称为 字扩展 。

若存储单元数不变，每个单元的位数（字长）增加，那么该扩展方式称为 位扩

展。

8、计算机内部有哪两股信息在流动？ 控制 信息和 数据 信息

9、如果一个存储单元被访问， 则可能这个存储单元相邻的单元很快会被访问，这

称为 空间局部性 。

10、计算机存储字长 64 位，当前指令地址为 ABC7H ,则下一条指令的地址为 ABCF

H。

11、某计算机的 cache 共有 64 块，采用二路组相联映射方式（即每组 2 块）。每个

主存块大小为 32B，按字节编址。主存 521 号单元所在主存块应装入的 cache

组号为 16 。

12、如果采用偶校验，0101010 的校验位是（1），0011011 的校验位是（0）。

13、SRAM 靠 触发器 存储信息。

14、写出一 0.11111 的原码= 1.11111、反码= 1.00000 和补码= 1.00001 。

三、简答题

1、试阐述近期最少使用(LRU)算法的基本思想及其优点?

答：

基本思想：将近期内长久未被访问过的行换出。为此，每行设置一个计数

器，cache 每命中一次，命中行计数器清零，其它各行计数器增 1，因此它是未

访问次数计数器。当需要替换时，比较各特定行的计数值，将计数值最大的行

换出。优点：这种算法显然保护了刚调入 Cache 的新数据，符合 cache 工作原

理，因而使 cache 有较高的命中率。LRU 算法硬件实现简单。

2、为什么在存储器芯片中设置片选输入端？

答：

由于存储芯片的容量及字长与目标存储器的容量及字长之间可能存在差异，

应用存储芯片组织一定容量与字长的存储器时，一般可采用位扩展、字扩展、

字位同时扩展等方法来组织。这样就会使用多个存储芯片，从而要设置片选输

入端来选择正确的存储芯片来进行操作。

3、计算机为什么要设置时序系统?说明指令周期、机器周期、和时钟周期的含义。

答：

指令执行过程中的所有操作必须按照一定的次序完成,而且这些操作持续的

时间也有严格的限制,因此,在计算机系统中需要设置时序系统,对指令执行过程

中的所有控制信号进行时间控制,以保证指令功能的正确实现。

通常将一条指令从取出到执行完成所需要的时间称为指令周期,包括取指周

期和执行周期,指令周期通常由若干机器周期组成,所包含的机器周期的数量随

指令功能和寻址方式的不同而不同。 机器周期分成若干个节拍电位时间段,通

常以 CPU 完成一次微操作所需要的时间为基础来定义节拍电位的时间;由 CPU 时

钟定义的定长时间间隔,是 CPU 工作的最小时间单位,也称节拍脉冲或 T 周期。

4、CPU 内部有哪些寄存器?功能分别是什么?

答：

CPU 中主要有以下寄存器：

程序计数器 PC :保存将要执行指令的字节地址。

存储器地址寄存器 AR :通常用来保存 CPU 访问主存的单元地址。

存储器数据寄存器 DR :用于存放从主存中读出的数据或准备写人主存的数据。

指令寄存器 IR :用于保存当前正在执行的指令。

通用寄存器组 GR :运算器内部的若干寄存器,又称寄存器堆。

程序状态字寄存器 PSW :用于保存由运算指令创建的各种条件标志。

5、计算机系统中采用层次化存储体系结构的目的是什么? 层次化存储体系结构如

何构成?

答：

采用层次化存储体系的目的包括两方面:其一是解决快速的 CPU 和慢速的主

存之间的速度差异;其二是解决主存容量不够大的问题.

存储系统的分级结构由 Cache、主存和辅助存储器三级结构构成。其理论基

础是时间局部性原理和空间局部性原理，Cache—主存存储层次解决了主存速度

不快的问题；而主存-辅存存储层次解决了主存容量不足的问题。

6、硬布线控制器与微程序控制器各有什么特点?

答：

硬布线控制器又称为组合逻辑控制器，这种控制器中的控制信号直接由各

种类型的逻辑门电路和触发器等构成，与微程序控制器相比，具有结构复杂但

速度快的特点。 微程序控制器的设计采用了存储技术和程序设计技术，使复杂

的控制逻辑得到简化。通过读出存放在微程序控制器中微指令产生指令执行过

程中所需要的控制信号，所以，与硬布线控制器相比，微程序控制器的速度较

慢。

四、综合题

1、设某机内存容量为 16MB,Cache 的容量 16KB,每块 8 个字,每个字 32 位.设计

一个四路组相联映射(即 Cache 内每组包含 4 个字块)的 Cache 组织方式。

（1)列出主存地址划分情况，并标出各部位的位数。

（2) 设 Cache 的初态为空,CPU 从主存第 0 号单元开始连续访问 100 个字(主存

一次读出一个字),重复此次序读 8 次,求存储访问的命中率。

答：

（1）块内偏移 5 位，index7 位、tag12 位。

（2）主存 100 个单元分 13 块，处于主存 0 组,而 Cache 有 128 组,故访问主存

前 100 号单元不发生页面调度；初态为空,每块第一次不命中，后 7 次访问均命

中；100 号单元对应 13 块,第一轮访问 13 次不命中,后七轮访问均命中；循环 8

次的总命中率为: (100*8-13)/(8*100) = 98.375%

2、若某程序编译后生成的目标代码由 A、B、C、D 四类指令组成，它们在程序

中所占比例分别为 40%、20%、15%、25%。已知 A、B、C、D 四类指令的 CPI 分

别为 1、2、2、2。现需要对程序进行编译优化，优化后的程序中 A 类指令条数

减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机 CPU 主频

为 500MHZ。完成下列各题：

1)优化前后程序的 CPI 各为多少?

2)优化前后程序的 MIPS 各为多少?

3）通过上面的计算结果你能得出什么结论？

答：

可以假设某程序编译后生成的目标代码有 100 条指令。A 有 40 条，B 有

20 条，C 有 15 条，D 有 25 条。

1)优化前：CPI= 1× 0.4 + 2× 0.2 + 2×0.15 + 2× 0.25= 1.6

优化后 A 类指令条数减少一半，那么 A 有 20 条，B 有 20 条，C 有 15

条，D 有 25 条。

优化后：A、B、C、D 四类指令在程序中所占比例分别为 1/4、1/4、3/16、

5/16， CPI= 1×1/4 + 2×1/4 + 2×3/16 + 2×5/16= 1.75

2）根据 公式 MIPS 得

优化前：MIPS = (500×10 6 )/(1.6×10 6 ) = 312.5

优化后：MIPS = (500×10 6 )/(1.75×10 6 ) = 285.7

3）优化后，A 类指令条数减少，造成计算机的 CPI 增加，MIPS 减少。这样的

优化虽然减少了 A 类指令条数，却降低了程序的执行速度。

3、设数的阶码为 3 位，尾数为 6 位（不包括符号位），按机器补码浮点运算步

骤，完成[x+y]补；其中 x＝2^(011)×0.100100，y＝2^(010)×(－0.011010)。

答：

（1）采用双符号位，对阶 [x]补=00011 00100100 [y]补=00010 11100110 阶

差 △E=Ex-Ey=00001，阶差为 1，将[y]补尾数右移一位得到 00011 11110011

（2）相加 [x]补+[y]补=00011 00010111，尾数相加为 00010111

（3）结果规格化 由于尾数符号位跟最高有效位相同，需要左规： 规格化结果

为：[x]补+[y]补=00010 00101110

（4）不需舍入，无溢出 则：[x]补+[y]补=00010 00101110

4、将十进制数 20.59375 转换成 IEEE754 单精度浮点数的十六进制机器码。

答：

首先分别将整数和小数部分转换成二进制数：

（20.59375） 10 =（10100.10011） 2

移动小数点，使尾数变成 1.M 的形式：10100.10011=1.010010011×2 4

可得：S=0，E=e+127=4+127=131=10000011，M=010010011

最后得到 32 位浮点数的二进制存储格式为：

最终机器码=（0100 0001 1010 0100 1100 0000 0000 0000） 2

则十六进制为（41A4C00） 16

5、某计算机的 cache 由 64 个存储块构成，采用 4 路组相联映射方式，主存

包含 4096 个存储块，每块由 128 个字组成，访问地址为字地址。

（1）主存地址和 cache 地址各有多少位？

（2）按照题目条件中的映射方式，列出主存地址的划分情况，并标出各部分的

位数。

答：

（1）主存地址位数为 19 位， cache 地址位数为 13 位 因为主存包含 4096 个

存储块，每块由 128 个字组成，所以主存地址位数是 12+7=19 位；因为 cache

由 64 个存储 块构成，采用 4 路组相联映射方式，所以 cache 的地址位数是

4+2+7=13 位。

（2）列出主存地址的划分情况，并标出各部分的位数 标记（tag）：8 位，组

索引（index）：4 位，块内偏移（offset）：7 位

6、设 8 位有效信息为 01101110。（1）试写出它的海明校验码。给出过程，

说明分组检测方式，并给出指误字及其逻辑表达式。（2）如果接收方收到的有

效信息变成 01101111，说明如何定位错误并纠正错误。异或符号可用⊕或^表

示。

答：

(1)被检验位有 8 位，设检验位有 r 位 因为： 8+r<=2^r-1 ，所以 r=4; 设

四位分别为 P1，P2，P3，P4 海明码

为： H1H2H3H4H5H6H7H8H9H10H11H12 = P1P2 0 P3 110 P4 1110

P1=H3 ⊕H5 ⊕H7 ⊕H9 ⊕H11

P2=H3 ⊕H6 ⊕H7 ⊕H10 ⊕H11

P3=H5 ⊕H6 ⊕H7 ⊕H12

P4=H9 ⊕H10 ⊕H11 ⊕H12

所以 P1=1，P2=1， P3=0， P4=1

海明码为： 110011011110

指错位

G1=H1 ⊕H3 ⊕H5 ⊕H7 ⊕H9 ⊕H11 G2=H2 ⊕H3 ⊕H6 ⊕H7 ⊕H10 ⊕H11

G3=H4 ⊕H5 ⊕H6 ⊕H7 ⊕H12

G4=H8 ⊕H9 ⊕H10 ⊕H11 ⊕H12

所以 G1=0，G2=0，G3=0，G4=0 （13 分）

(2)如果接收方收到的有效信息变成 D1D2D3D4D5D6D7D8 =01101111 那么 G1=0，

G2=0，G3=1，G4=1

所以，检错码 G4G3G2G1=11002 =1210

即第 12 位错，直接将 D8 纠错为 0 即可。

7、设数的阶码为 3 位，尾数为 6 位（不包括符号位）按机器补码浮点运算步骤，

完成[x+y]补 x＝2 011×0.100100，y＝2 010×(－0.011010)

答：

（a）采用双符号位，对阶 [x]补=00011 00100100 [y]补=00010 11100110

阶差 △E=Ex-Ey=00001，阶差为 1 将[y]补尾数右移一位得到 00011 11110011

（b）相加 [x]补+[y]补=00011 00010111，尾数相加为 00010111

（c）结果规格化 由于尾数符号位跟最高有效位相同，需要左规： 规格化

结果为：[x]补+[y]补=00010 00101110

（d）不需舍入，无溢出 则：[x]补+[y]补=00010 00101110