03-21:VGA彩条实验错误记录

本文探讨了FPGA开发中常见的错误,包括LVCMOS33电平识别错误,综合时wire量未连接但代码已指定,以及自定义分频模块失效的问题。解决方案涉及正确拼写LVCMOS33,使用*DONT_TOUCH*属性防止优化,以及对分频逻辑的深入理解。
摘要由CSDN通过智能技术生成

错误1:综合布线时提示 LVCOMS电平不是IO标准,需要被替代→是因为拼写错了,应该是LVCMOS 33

错误2:综合时提示驱动模块或顶层模块的某个wire量没有被连接,而明明在代码里写了连接上,是因为在综合优化是这个量被自动优化掉了,需要在对应定义位置前添加(* DONT_TOUCH = "1" *) ,防止其被优化。

错误3:待理解的。自己写的分频模块不生效,不得已照抄了书上的分频模块,但是不理解为什么自己的没用。

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值