[Vivado 12-1345] Error(s) found during DRC. Bitgen not run

已于 2022-03-02 20:14:05 修改
阅读量5.9k 收藏 16
点赞数 5
文章标签： p2p 网络协议 网络
于 2022-03-02 19:26:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wenbu1995/article/details/123237967
版权

今日按照书上例子尝试 UART回环测试，文件编好后出现[Vivado 12-1345] Error(s) found during DRC. Bitgen not run，无法生成bit文件。

在Generate Bitstream ，出现了这么一大串字母噼里啪啦，有点懵。
网上查了一下，说是要
新建记事本，添加以下三句：

set_property SEVERITY {Warning} [get_drc_checks NSTD-1]

set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]

set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

重命名为 name.tcl文件（确定后缀格式有效）
————————————————
版权声明：本文为CSDN博主「weixin_43065256」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_43065256/article/details/86557378

在这里插入图片描述

按照以上方式添加后，可以正常生成了，但是没有可以写入Flash的bin文件，此时应该在上述页面继续点击-bin_file，将它勾选上，就可以正常生成bin文件了。但是写入成功后在串口工具中连接COM6，发送数据并没有反应，猜测是UART和电脑设备管理器中提示的USB Serial Port（COM6）并不是一回事，有待继续学习。

读某书发现大概是电脑没有安装usb转串口的驱动，导致电脑发过去的并非串口的格式，现在开始找驱动

逻辑飞雾
关注
  • 5
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
使用vivado出现的常见错误
qq_61648136的博客
03-19 6432
就是我自己添加的，实际什么作用都没有起到，但是可以排除这个错误，保证最后的正常运行，这也是我百度的，具体为什么非得添加一个这个output才可以正常我也没有深究。将文件保存到和.xdc同目录下，然后在Project manager——Settings中设置如下，重新编译即可。这个问题是由于顶层文件没有输出接口信号导致的，只需要添加一个测试接口信号，就可以消除报错。一般打开和你自己电脑安装的不是同一个版本的工程时，会出现以下错误。这个直接在vivado中选择正确的板子型号就好。
VIVADO 2018.1 license 亲测可用
05-08
VIVADO 2018.1 license 亲测可用 官方2018.1最新版 需要的自取
20201009_约束文件ug903-vivado-using-constraints.pdf
10-16
20201009_约束文件ug903-vivado-using-constraints.pdf
ug902-vivado-high-level-synthesis.pdf
06-12
UG902 - Vivado Design Suite User Guide: High-Level Synthesis (v2019.1), UG902最新版本
UG871--Vivado-HLS中文翻译文档.pdf
01-16
HLS设计套件 本教程介绍Vivado®高级合成(HLS)。您可以学习使用图形用户界面(GUI)和Tcl环境执行高级综合的主要任务。 本教程展示了如何使用优化指令将初始RTL实现转换为低面积和高吞吐量的实现。 #实验例程 #中文翻译 #UG871，#真实可信，绝对中文
ug953-vivado-7series-libraries.pdf
04-23
Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide UG953 (v2022.2) October 19, 2022
vivado报错的解决方案总结
weixin_45886261的博客
08-05 5145
FPGA开发之vivado的使用
[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.（2018.3版本）
weixin_43065256的博客
01-19 1万+
NSTD #1 Critical Warning 19 out of 19 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value. This may cause I/O contention or incompatibility with the ...
Error(s) found during DRC. Bitgen not run
qq921965140的专栏
11-09 4943
初学FPGA时遇到这个问题，排除IO约束不完整的问题后发现，原来我在约束语句的同一行加了注释，注意一定不要在约束语句后面紧接注释，一定要另起一行，就是这个小问题哈哈。 ...
VIVADO 各类报错（随时更新）
qq_52137732的博客
03-31 5944
记录下使用vivado过程中遇到的问题，学习，成长。
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
ug903-vivado-using-constraints.pdf
09-30
关于vivado软件如何编写xdc约束文件的使用教程说明。官方文档
ug994-vivado-ip-subsystems.pdf
04-23
Vivado Design Suite User Guide Designing IP Subsystems Using IP Integrator Vivado Design Suite UG994 (v2022.2) October 19, 2022
Xilinx-Vivado-SDK-Web-2018.3-1207-2324-Win64.exe
04-04
vivado2018.3 windows端安装包
记录Verilog编译错误（10200），未解决
SOGD
03-24 4447
出错背景 实验：右移移位寄存器 Verilog源码： `default_nettype none module VirtualBoard ( input logic CLOCK, // 10 MHz Input Clock input logic [19:0] PB, // 20 Push Buttons, logical 1 when pressed input logic [35:0] S, // 36 Switches out.
Vivado使用技巧（15）：DRC设计规则检查
热门推荐
FPGADesigner的博客
08-21 1万+
在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。 运行DRCs DRCs可以说是管脚规划中最严苛的一个步骤，DRCs会使用一套设计检查项（通常称作rule deck），来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/...
VIVADO软件问题
最新发布
HackEle的博客
12-15 384
VIVADO使用教程点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材【关键问题！！！！重要！！！】VIVADO会在MESSAGE窗口出提示很多错误和警告信息！但建议大家不要看此信息，原因如下：1. 这些信息有可能是过时的，可能是之前报错了，因此修正了，这些信息没有更新。2. 有些信息是错误的，但不影响整个工程的运行，例如某个IP核出错，但实际工程没使用此IP核。3. 这些信息没有...
[vivado 12-1345] error(s) found during drc. bitgen not run.
06-28
### 回答1： [vivado 12-1345] error(s) found during drc. bitgen not run. 意思是在进行设计规则检查（DRC）时发现错误，因此无法运行比特流生成器（bitgen）。可能需要检查设计中的错误并解决它们，然后重新运行DRC和比特流生成器。 ### 回答2： [vivado 12-1345]错误，意味着在执行Design Rule Check（DRC）过程中发现了错误。DRC是Vivado设计工具中的一个重要步骤，它用于验证设计是否符合硬件设备和设计规范。DRC检查通常包括信号完整性、引脚映射、时序、布局布线等方面的检查。如果设计不符合这些规范，则将显示[DRC错误]，并且在执行后续步骤之前必须解决这些错误。 [drc:10187]错误是Vivado在检查DRC过程时发现的常见错误。这种错误通常涉及设计中未连接的信号或与FPGA器件不兼容的信号类型。例如，如果设计中有一个未连接的信号，Vivado将报告该信号被未连接，并生成 DRC错误。类似地，如果设计中使用了不兼容的信号类型，Vivado也会生成DRC错误。 [vivado 12-1345]错误在DRC过程的最终阶段发生，即将生成位流之前。如果DRC错误未被解决，则无法生成位流，因此[vivado 12-1345]错误消息指示需要解决DRC错误。 要解决[vivado 12-1345]错误，需要查看Vivado的DRC报告，确定哪些规范未被满足。然后，通过更改设计或添加必要的约束，解决DRC错误。稍后重新执行DRC过程，直到没有更多的[DRC错误]被报告。在通过DRC检查之后解决所有错误后，可以再次尝试生成位流。 ### 回答3： vivado 是一款由 Xilinx 公司推出的集成电路设计软件，用于 FPGA 的开发。在使用 vivado 进行 FPGA 设计时，经常会出现各种各样的错误提示，如 [vivado 12-1345] error(s) found during drc. bitgen not run. 错误提示。这个错误提示的意思是 vivado 在设计规则检查（DRC）过程中发现了一个或多个错误，导致位流生成器（BitGen）不能运行。 这个错误提示可能由多个因素引起，包括设计文件错误、约束文件错误、系统设置错误等等。在出现这个错误提示时，应该先检查设计规则检查报告（DRC Report），找到具体的错误信息，判断错误的性质和原因。然后针对性地进行修改和优化。 常见的导致 DRC 错误的原因包括时钟约束不完整、管脚约束错误、逻辑综合错误、时序不满足等。针对不同的错误，可以采取不同的修复方法，如添加缺失的约束、修改错误的约束、调整逻辑综合选项、添加时钟缓冲器等。在进行修复之后，需要重新进行设计规则检查，确保错误已经被完全消除。 总之，出现 [vivado 12-1345] error(s) found during drc. bitgen not run. 错误提示时，需要仔细检查错误报告，并进行有针对性的修复。只有在所有的 DRC 错误被修复之后，才能成功进行位流生成，实现 FPGA 的功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值