构建大师：深入理解Linux下的Make和Makefile

最新推荐文章于 2024-09-12 20:58:18 发布

安大小万

最新推荐文章于 2024-09-12 20:58:18 发布

阅读量819

点赞数 15

文章标签： linux 自动化服务器

本文链接：https://blog.csdn.net/wgr050505/article/details/141756080

版权

引言

在软件开发的世界里，构建过程是一项繁琐而重要的任务。无论是简单的脚本还是复杂的软件项目，都需要一种方式来自动化编译、链接以及测试等过程。在Linux环境下，Make工具和它的配置文件——Makefile，成为了许多开发者构建项目的首选。本文旨在深入探讨Make和Makefile的工作原理，以及如何编写高效且易于维护的Makefile文件。

Make简介

make 是一个用来控制编译过程的工具，它通过读取名为 Makefile 的文件来了解如何构建最终程序。make 支持多种规则和变量，允许开发者定制复杂的构建流程。

Makefile基础

Makefile的基本语法

一个简单的Makefile文件可能看起来像这样：

target: prerequisites
    command

这里 target 是要构建的目标，prerequisites 是构建目标所需的先决条件，command 是用于构建目标的命令。

规则和目标

规则定义了如何生成目标。目标可以是任何文件，如可执行文件、库文件或其他类型的文件。

# 编译hello.c生成hello.o
hello.o: hello.c
    gcc -c hello.c

# 链接hello.o生成hello
hello: hello.o
    gcc hello.o -o hello

变量

Makefile支持变量来简化重复性的文本。例如：

CC = gcc
CFLAGS = -Wall -g

all: hello

hello: hello.o
    $(CC) hello.o -o hello

%.o: %.c
    $(CC) -c $(CFLAGS) $< -o $@

这里 $< 表示依赖文件名，$@ 表示目标文件名。

函数

Make提供了许多内置函数，可以帮助处理字符串、路径等。

SOURCES = $(wildcard *.c)
OBJECTS = $(SOURCES:.c=.o)

all: $(OBJECTS)

wildcard 函数用于匹配文件名模式，.c=.o 是模式替换运算符。

Makefile进阶

模式规则

模式规则允许我们为一组相似的文件创建通用的构建规则。

%.o: %.c
    $(CC) -c $(CFLAGS) $< -o $@

伪目标

伪目标（如 clean 或 install）用于执行非文件相关的操作。

.PHONY: clean

clean:
    rm -f *.o hello

条件执行

我们可以根据条件执行不同的规则。

ifeq ($(OS),Windows_NT)
    CFLAGS += -DWINDOWS
else
    CFLAGS += -DUNIX
endif

递归调用

有时候我们需要从子目录中运行make，这可以通过递归调用来实现。

subdirs = dir1 dir2
.PHONY: all

all: $(subdirs)

dir1:
    @$(MAKE) -C $@

dir2:
    @$(MAKE) -C $@

实战演练

简单的Makefile示例

我们将创建一个简单的Makefile，用于编译一个C语言程序。

CC = gcc
CFLAGS = -Wall -g
SOURCES = main.c util.c
OBJECTS = main.o util.o
EXECUTABLE = myprogram

all: $(EXECUTABLE)

$(EXECUTABLE): $(OBJECTS)
    $(CC) $(OBJECTS) -o $(EXECUTABLE)

%.o: %.c
    $(CC) -c $(CFLAGS) $< -o $@

clean:
    rm -f $(OBJECTS) $(EXECUTABLE)