Verilog HDL
一堆瓜子壳
听课还是睡觉,嗯,这个问题向哈姆雷特...
展开
-
Verilog自动售货机设计
我们实习的内容,设计一个自动售货机的控制器,实现以下功能:a. 机器只接受1元硬币和5元纸币;b. 机器共提供4种货物,价格分别为2元、2元、3元、3元;c. 顾客先选择需要的一种或者多种货物,再确认所选货物后,进入投币状态。当顾客选择的货物卖光时,本实验中,只需在顾客确认货物之时,提示顾客货物卖光,并返回初始状态即可。(每种货物数量初始值为63。顾客确认货物时,需提供原创 2015-07-11 10:54:28 · 23827 阅读 · 18 评论 -
Verilog时钟n分频
n分频模块实现如下:module ndivision(clk_in, clk_out, reset_low); input clk_in,reset_low; output reg clk_out; reg [4:0] cnt; parameter CNT_NUM = 20; parameter CNT_HIGH = 10; initial begin原创 2016-03-15 22:38:04 · 1278 阅读 · 0 评论 -
Verilog阶乘器
Verilog实现的阶乘功能。module FactorialFunc(clk,reset_low,ans,n); input clk,reset_low; input[3:0] n; output reg[31:0] ans; always @(posedge clk) begin if(!reset_low) ans = 0; else原创 2016-03-15 22:47:10 · 2645 阅读 · 1 评论