[存储]NVMe-2-PCIe总线寄存器

System Bus (PCI Express) Registers

注意：本文翻译仅为学习交流用，版权归原文作者所有。

原文出处。

这个章节描述PCI Express寄存器的值(系统使用PCI Express时).

这个章节详细描述PCI Header,PCI Capabilities 和 PCI Express Capability如何在NVM Express控制器中构建。有些展示的变量与PCI和PCI Express规范中是重复的。PCI文件是这些寄存器的标准规范，本节详细说明了NVM Express控制的附加要求。

MSI-X被土建作为中断机制使用。有些系统不一定支持MSI-X。因此系统可以选择支持MSI Capability和MSI-X Capability。

实现应该支持Advanced Error Reporting Capability启动更多的突发错误处理(Burst Error Handling).

2.1 PCI Header

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sz6mC4mp-1613349646501)(/imgs/fig10.png)]

2.1.1 Offset 00h: ID - Identifiers

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kBuk4ffu-1613349646504)(./imgs/fig11.png)]

• Device ID(DID): 厂商指定设备号。
• Vendor ID(VID): 指定company id，由PCI SIG分发。

2.1.2 Offset 04h: CMD - Command

• Memory Space Enable (MSE): 控制器访问控制器register内存空间。
• I/O Space Enable(IOSE): 控制器访问控制器target IO space。

2.1.3 Offset 06: STS - Device Status

…

2.1.6 Offset 0Ch: CLS – Cache Line Size

Cache Line Size(CLS): 被system firmware或者OS设置缓存行大小。

2.1.10 - …

Offset 10h: MLBAR (BAR0) – Memory Register Base Address, lower 32-bits

MUBAR(BAR1)

BARx: 一系列Memory Register Base Address，配置I/O space或者Memory space。

2.4 MSI-X Capability (Optional)

…

2.6 Advanced Error Reporting Capability

…