元存储-CSDN博客

原创 RAM(内存）和 Cache(缓存）终于理清了

晚上从锅里（内存）里盛出来一碗香喷喷的卤牛肉到碗里（CPU缓存）上，在电视前吃的美滋滋的，脑海里蹦出一个伟大发明，要是碗有锅那么大就好了。。。。。。

2024-05-01 10:40:23 783

原创 HBM 发展史与前景（持续更新）

1. JEDEC 规范 2. HBM 发展历程 3. HBM 应用场景 4. HBM 市场前景 5. 发展挑战

2024-04-19 23:42:02 856 1

原创 [RAM] HBM 导论 | 为什么我们需要 HBM?

在AI时代的浪潮中，需要高效的内存来支持快速的数据访问和处理。而在这个追求速度和效率的世界中，HBM（High Bandwidth Memory）内存崭露头角。HBM==High Bandwidth Memory, 是将很多个DDR芯片堆叠在一起后和GPU封装在一起，实现大容量，高位宽的DDR RAM 组合阵列。HBM内存是一种创新的堆叠式内存技术，其特点是将多个内存芯片垂直堆叠在一起，并通过短而宽的通道将它们连接起来。这种设计不仅节省了空间，还大大提高了内存的带宽，使数据能够以更快的速度传输。

2024-04-07 20:34:47 876

原创 [RAM] 3D RAM 能否复制 3D NAND 神话？

人工智能时代，DRAM的容量扩展受到限制，需要迫切解决，以满足应用的要求[2]。3D DRAM是指以垂直方向存储位的体系结构，类似于3D NAND[1]。3D X-DRAM可以使用现有的3D NAND闪存存储器工艺进行制造，只需进行微小的改变，大大降低了开发新的3D工艺所需的时间和成本。

2024-03-30 15:37:39 714

原创 [RAM] 图解 RAM 结构原理

从CPU至DRAM晶粒之间依据层级由大至小为channel>DIMM>rank>chip>bank>row/column。

2024-03-29 21:19:54 942

原创 [RAM] RAM 突发传输(Burst ,Burst size, length) | Burst 读写过程与时序精讲

突发模式则是在DMA成功申请到总线后，会连续传输数据直到完成。例如，如果设置了4个节拍的突发传输，并且传输宽度为8位，那么一个DMA请求会连续传输4个字节的数据，相当于单次传输的4倍。

2024-03-16 21:00:56 1148

原创 [RAM] DDR5 自带双通道

DDR5 是第 5 代双倍数据速率同步动态随机存取内存，又称 DDR5 SDRAM。DDR5 将内存模组分成两个独立的 32 位可寻址子通道，以提高内存控制器数据访问的效率并减少延迟。

2024-03-04 21:21:21 1118

原创 [NAND Flash] 3D NAND Flash 层数博弈，从平房到摩天大楼（2024 更新）

3D NAND 现在发展到多少层了？层数增加除了降低成本以及单个芯片更大容量以外，堆叠层数的增加能带来什么性能上的好处？

2024-03-03 17:29:45 249

原创 DDR5 新特性概述

DDR5 带来更快的处理速度和更大的存储空间，为云计算、大数据等领域的发展提供了强有力的支持。

2024-03-03 14:18:00 1012

原创 [SSD 测试 1.5] NAND Flash 属性与特性测试 | 量产测试

依公知及经验整理，原创保护，禁止转载。专栏《

2024-02-19 22:47:44 1115 9

原创 [SSD 测试 1.4] 硬件测试之主控测试 (CP | FT) | 主控是如何保证品质的？

主控测试一般集中在芯片流片回来的初期至中期阶段，只会由芯片设计原厂进行测试。通常来讲测试内容涉及到芯片功能，芯片应力，功耗，以及相关底层调试测试。测试仪器设备比较昂贵。

2024-02-19 22:36:21 343 2

原创 RAM 和 Flash 相同点和差异点

一言以概之：Flash等于电脑里的硬盘，Ram等于电脑里的内存。

2024-02-18 20:50:20 969 2

原创 [ChatGPT们】ChatGPT 如何辅助编程初探

`ChatGPT`作为一款智能对话模型，可以帮助我们在编程过程中解决问题、提供建议并加速开发进程。

2024-02-03 23:33:02 1691 1

原创 [RAM] DRAM 导论：DDR4 | DDR5 | LPDDR5 | GDRR6 | HBM 应运而生

有数据的地方就有存储，内存是谁都离不开的产品。而动态随机存取存储器（DRAM）作为一种常见的内存。本博客将介绍DRAM的基本概念、工作原理、优缺点以及应用领域等方面。

2024-02-03 21:01:16 1544

原创 [NAND Flash 7.1] 闪存系统性能优化方向集锦？AC timing? Cache? 多路并发?

内容摘要1.1 优化 AC Timing1.2 优化总线频率使用 Cache Read/Program多路并发技术3.1 多平面（Multi Plane）操作3.2 通道内交错（Interleave）并发3.3 多通道（channel)同时并发今天我们探索一下闪存系统的性能优化.

2024-01-30 21:16:03 513 2

原创 [NAND Flash 6.6] NAND FLASH Multi Plane Program（写）操作_multi plane 为何能提高闪存速度

对单个plane 写，按这样的话，要先program plane 0 完成后，再 program plane 1。如果我偷偷告诉你，两个 plane 可以一起 program, 你会不会很开心，这样可以缩短program 时间。这便是本文介绍的 multi program 操作。

2024-01-14 22:45:52 273 5

原创 [NAND Flash 6.6] NAND FLASH Multi Plane Program（写）操作_multi plane 为何能提高闪存速度

对单个plane 写，按这样的话，要先program plane 0 完成后，再 program plane 1。如果我偷偷告诉你，两个 plane 可以一起 program, 你会不会很开心，这样可以缩短program 时间。这便是本文介绍的 multi program 操作。

2024-01-14 22:42:05 104

原创 [NAND Flash 6.5] NAND FLASH 多平面读（Multi Plane Read）时序及原理_闪存交错读时序（Interleave Read）

利用好NAND Flash芯片内部的这些并发单元，可以很好的提升闪存存储的IO性能。只是独立了数据寄存器，共享了操作寄存器，所以，不能很好地做到非常随意的数据并发。的操作可以独立、并发，只不过由于共享对外接口，因此在数据输出时还需要串行化。处于忙状态时，无法对其进行任何操作，在这个阶段，数据从。容量较小，原理都是一样的，只是换算的地址位数不同。

2024-01-14 22:32:56 129

原创 [NAND Flash 6.4] NAND FLASH基本读操作及原理_NAND FLASH Read Operation源码实现

`NAND Flash` 引脚功能读操作步骤`NAND Flash`中的特殊硬件结构`NAND Flash` 读写时的数据流向`Read` 操作时序读时序操作过程的解释`Read`操作实战流程设计`NAND Read`源码

2024-01-14 22:24:45 150

原创 [NAND Flash 6.3] NAND FLASH基本编程（写）操作及原理_NAND FLASH Program Operation 源码实现

在一个块内，对每一个页进行`Program`的话，必须是顺序的，而不能是随机的。

2024-01-14 22:14:32 152

原创 [NAND Flash 6.2] NAND 初始化常用命令：复位 (Reset) 和 Read ID 和 Read UID 操作和代码实现

基本上不同厂家的 Read 和 Write 等操作的命令不同，所以上电第一件事就是要通过 Read ID 来区分是美光的或是三星等等的厂家的芯片，再用特定厂家的指令集进行操作。，用于读取设备的 16 字节 UID。中间复位：有时候，可能芯片上层因为一些流程需要，改变了一些芯片状态，接下来想还原回去，就要求电路从初始状态开始执行电路的功能，要对电路进行复位，让它从最初的状态开始运行。指令后，会返回ONFI签名的ASCII编码（“O”= 4Fh，“N”= 4Eh，“F”= 46h，“I”= 49h）。

2024-01-14 22:06:55 590

原创 [NAND Flash 6.1] 怎么看时序图 | 从时序理解嵌入式 NAND Read 源码实现

其实学嵌入式前期对数据手册一定要多看，看多了你就回知道，什么东西的你重点要看的，什么是和你的编程操作无关的你不需要关心。（就像单片机刚学的时候不也是各种不懂，原因就是我们从没接触过）。不同的芯片操作时序可能不同，读的命令也会有一些差别，但大同小异，学会了本文的方法也完全可以看懂其他的NAND Spec, 不同的NAND 主要是命令号不同。但是上层一点的，比如读写操作的步骤时序（比如读操作，你要片选使能，然后发命令，然后发地址，需要的话还需发一个命令，然后需要等待操作完成，然后再读书数据）。

2024-01-14 21:34:56 127

原创 [NAND Flash 5.5] PLC NAND 虽来但远

Solidigm公司(前身为 Intel NAND 部门) 展示了全球第一款基于PLC NAND研发的SSD。这也标志着，PLC时代已正式拉开序幕。出于对 PLC 的好奇，本文分享PLC NAND 知识，聊聊 PLC NAND 的前景。

2024-01-14 21:08:17 95

原创 [NAND Flash 5.4] QLC 闪存给SSD主控带来了很大的难题？

世界各大主流闪存厂商，如美光、海力士、铠侠和长江存储积极致力于QLC的研发，并相继推出了QLC SSD 产品。随着技术的不断进步，人们普遍担心的QLC擦写寿命少正逐渐被改善。QLC SSD 成本是最大的优势，不指望说替代 TLC SSD，替代 HDD 指日可待。但因为 PLC NAND 本身的一些劣势，对 NAND 闪存控制器（主控）带来了很大的挑战。

2024-01-14 20:58:41 412

原创 [元带你学: eMMC协议 31] CRC 错误检测保证可靠性

eMMC 存储设备，CRC 校验在数据传输过程中起到了重要的作用。它能够检测出数据在存储和传输过程中的错误，确保数据的完整性和可靠性。当数据写入 eMMC 设备时，CRC 校验会计算出一个校验值，并将其写入到eMMC的特定寄存器中。

2024-01-07 00:03:24 1231 2

原创 [NAND Flash 5.3] QLC NAND 已来未热，是时候该拥抱了？

伴随着闪存芯片的发展趋势，现如今便宜、大容量的SSD基本上都需要上QLC闪存芯片了。一时间QLC有山雨欲来之势，大容量QLC SSD的普及似乎已经触手可及。虽然现在主流是 TLC NAND（第三代）, 但下一代 QLC NAND 已来到我们身边？明天和还是明年？说不定就成为主流？带着对 QLC 的好奇心，本文分享QLC NAND 技术，聊聊 QLC NAND 的趋势。

2024-01-06 22:24:16 885

原创 [NAND Flash 5.2] SLC、MLC、TLC、QLC、PLC NAND_闪存颗粒类型

NAND FLASH从 SLC -> MLC -> TLC -> QLC-> PLC，每个单元存储的比特数增加，这样晶圆的存储密度会成倍提高，但对应的整卡可写入/擦除次数(P/E Cycle)也降低（意味着寿命也越短），读写性能会越差。最重要的单位GB的成本会更低，芯片的成本是和面积直接相关的。面积越小，一个晶圆切出的Die(片)数目就更多，单Die的成本就降下来了。各大原厂孜孜不倦地提高每个单元的比特数，目的就是为了减少成本，成本才是王道！

2024-01-06 22:05:54 1591

原创 [NAND Flash 5.1] 闪存芯片物理结构与SLC/MLC/TLC/QLC

闪存颗粒是固态硬盘中数据的真实存储地，就像机械硬盘的磁盘一样。闪存颗粒flash memory是一种存储介质，重要的区别是一种非易失性存储器，就是断电可以保存写入的数据，以固定大小的区块为单位，不是以单个的字节为单位。

2024-01-01 22:09:42 1080 1

原创 [NAND Flash 4.3] 闪存的物理学原理_NAND Flash 的读、写、擦工作原理

采用这种结构，使得存储单元具有了电荷保持能力，就像是装进瓶子里的水，当你倒入水后，水位就一直保持在那里，直到你再次倒入或倒出，所以闪存具有记忆能力。1957 年，受雇于索尼公司的江崎玲於奈（Leo Esaki，1940～）在改良高频晶体管 2T7 的过程中发现，当增加 PN 结两端的电压时电流反而减少，江崎玲於奈将这种反常的负电阻现象解释为隧道效应。以上就是从闪存中读取数据的原理，往复杂了说它涉及到MOS管等复杂的半导体知识，但是如果朝简单的方向理解，我们也能轻松理解闪存表达数据的原理。

2024-01-01 21:59:04 884

原创 [NAND Flash 4.2] Flash 原理 | NOR Flash 和 NAND Flash 闪存详解

智能手机有一个可用的存储空间（如苹果128G），电脑里有一个固态硬盘空间(如联想512G)，这个空间是啥呢? 这个存储空间就是闪存设备（Flash Memory).Flash Memory主要可以分为NOR Flash和NAND FLASH两类。许多业内人士也分不清NAND Flash 和 NOR Flash 的区别.

2024-01-01 21:49:56 1164