- 博客(1)
- 收藏
- 关注
RSS订阅原创 分频----vhdl语言将时钟信号分为四种相位
LIBRARY ieee;USE ieee.std_logic_1164.all;-- Entity DeclarationENTITY FOUR_PHASE IS -- {{ALTERA_IO_BEGIN}} DO NOT REMOVE THIS LINE! PORT ( CLK : IN STD_LOGIC; CLK1 : OUT STD_LOGIC; CLK2 : OUT S
2009-04-24 22:40:00
960
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人