wqd000的博客

原创 verilog编写RoundRobinArbiter的一些小错误摘录

毕业设计是要做CGRA的共享存储器的仲裁和修复电路，先从仲裁入手，太久没写verilog有点生疏。 RoundRobin的代码网上有很多。这里主要是看的微信公众号"IC加油站"的老李的资源，copy了一下代码进行调试，代码如下。`timescale 1ns/1ps// two paralleled fixed-priority arbiter using mask algorithmmodule RR_Arbiter #(parameter Req_Width ...