学习
文章平均质量分 56
吴玮睿
这个作者很懒,什么都没留下…
展开
-
期末实验的记录
第一部分:本次实验的介绍 这次给大家带来三次实验,以下是本次实验的代码 第一个实验 来自课本教材上的p39图2.42 行为级描述电路代码语言 module example5(x1,x2,s,f); input x1,x2,s; output f; reg f; always @(x1,x2,s) if (s==0) f=x1; else f=x2; endmodule 第二个实验 来自Verilog HDL高级设计(第二版) p159图6.16 锁存器的无意综合 第一个文件:or4实验原理文件 modu原创 2021-07-01 04:16:00 · 256 阅读 · 1 评论 -
数电单人实验第六次
本次为大家带来三个实验,十分有重要意义的实验。 第一部分:实验代码 div2的文件讲述的是移位除法器 module div2(clk, reset, start, A, B, D, R, ok, err); parameter n = 32; parameter m = 16; input clk, reset, start; input [n-1:0] A, B; output [n+m-1:0] D; output [n-1:0] R; output o原创 2021-06-11 14:21:23 · 221 阅读 · 1 评论 -
关于modelsim第四次单人实验
第一部分:实验代码 来自课本6-1的实验代码 module decoder3x8(din,en,dout,ex); input [2:0] din; input en; output [7:0] dout; output ex; reg [7:0] dout; reg ex; always @(din or en) if(en) begin dout=8'b1111_1111; ex=1'b1; end else begin case(din) 3'b0原创 2021-06-04 14:59:06 · 381 阅读 · 0 评论 -
module仿真实验
这两次的实验我们用的10d.1的仿真实验 第一部分:实验代码 第一个实验代码 module MSDFF(Q , Qbar , D , C ); output Q , Qbar ; input D , C ; not not1 ( NotD ,D) , not2 ( NotC , C) , not3 ( NotY , Y) ; nand nand1 ( D1 , D , C) , nand2 ( D2 , C , NotD) , nand3 ( Y , D1 , Ybar原创 2021-05-28 14:36:32 · 307 阅读 · 0 评论 -
p82页的32位加法器的仿真实验
本次为大家带来的一次32位加法器的仿真实验 第一部分,实验代码 module addern(carryin,X,Y,S,carryout); parameter n=32; input carryin; input [n-1:0]X,Y; output reg [n-1:0]S; output reg carryout; reg [n:0]C; integer k; always @(X,Y,carryin) begin C[0]=carryin; for(k=0;k<n;k=k+1) begin原创 2021-05-22 04:14:03 · 647 阅读 · 0 评论