EAPR简介

  DPR(Dynamic Partial Reconfiguration)在FPGA中的实现是Xilinx首先提出来的，迄今为止，也只有Xilinx提供相应的开发工具和开发流程，因此进行DPR开发不可避免要使用Xilinx的设计工具。对于DPR设计，Xilinx曾经提出过四种设计流程：基于模块的DPR（module based），基于差异的DPR（difference based），基于比特流的DPR，然后就是EAPR。有关前两种设计方法的详细介绍可以参考Xilinx的应用手册XAPP290.pdf。至于第三种设计方法，Xilinx以前是有对应的一种叫Jbits的设计工具的，然而，近来却找不到相关的文档，在其官方网站上也没有该软件的下载及更新信息。EAPR是Xilinx最近提出的一种最新的DPR设计方法，该设计方法与基于模块的DPR（module based）有些相似，但是EAPR流程与Module Based流程相比，有一下几个主要的差别：
l         移除了Virtex II器件局部可重配置（PR）中对于局部可重配置区域必须是整列的要求，EAPR设计流程中，允许PR区域为任意矩形区域；
l         总线宏使用基于SLICE来实现的Busmacro，而不是基于TBUF的Busmacro，这就使得允许使用的总线的密度更密；
l         EAPR流程中允许base设计中的全局信号直接穿越局部可重配置区域，而不必使用总线宏。这一改进显著地改进了时序性能，并简化了PR设计的编译进程；
l         移除了需要在base设计中对AREA_GROUP RANGE进行面积约束的限制，这样就对base设计的布局布线提供了更大的灵活性；
l         现在的EAPR设计流程及工具支持Virtex 4及Virtex 5器件。
    总之，EAPR（Early Access Partial Reconfiguration）是Xilinx提出的较新的一种动态局部可重配置设计流程（参考文档详见Xilinx的用户手册UG208.pdf），同时也是Xilinx推荐的DPR设计流程。使用其最新的PR设计工具，以及PlanAhead可是使得整个EAPR设计流程更加简化。本文将以自己设计的一个简单设计为例，详细介绍EAPR的整个设计流程，并以XUP V2P开发平台为依托，在其上进行DPR的设计与下载验证。