BF561板子相关知识

ITU-R BT.601/656数字视频标准，规定了对采集到的模拟信号进行模数转换时YUV分量的采集情况，形成数字视频源数据格式

ITU-R BT.601数字视频源在PAL和NTSC两种制式下的最大有效数据输出格式为720x576和720x480，

数码摄像机PAL制式

PAL制式和NTSC的分辨率也有所不同，PAL制式使用的是720*576，而NTSC制式使用的是760*480，在分辨率上PAL稍稍占有优势。而PAL制式的画面解析度720*576，约40万象素，也决定了PAL制式的数码摄像机的CCD大小应该为40万的倍数或者半倍数，比如2倍或者1.5倍，所以PAL制式数码摄像机都是80万，或者107万（接近100万，40万的2.5倍）、155万（接近160万，40万的4倍）。而NTSC制式的画面解析度为720*480，约34万象素，所以NTSC制式的数码摄像机一般为68万象素等等

  

I2C总线是～种由Philips公司开发的两线式串行总线标准，用于连接微控制器及其外围设备

 

TWI（Two—wire Serial Interface）接口是对I^2C总线接口的继承和发展，完全兼容I^2C总线，具有硬件实现简单、软件设计方便、运行可靠和成本低廉的优点。TWI由一根时钟线和一根传输数据线组成，以字节为单位进行传输。

I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备

I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。

  

BF561

1.数据运算单元

     2个40位的算术逻辑单元(ALU)，2个16位乘法器／累加器(MAC)，4个8位视频ALU以及1个移位器，并且有8个32位的数据寄存器R[7：0】和2个40位的累加寄存器A0和A1。ALU执行定点的算术和逻辑操作，4个视频ALU可以高速处理视频信息，两个乘法／累加器执行定点的乘法以及乘法一累加操作，桶形移位器可以进行16位或32位操作数的移位操作。各个算术单元可以并行处理，并且有单指令多数据(S)能力。

2.地址运算单元

     2个数据地址产生器DAG0和DAGl，6个指针寄存器P【5：0】，一个帧指针FP)寄存器，1个堆栈指针(SP)寄存器，4个索引寄存器1[3：O】，4个修正寄存器M【3：O】，4个基地址寄存器B【3：0】，4个长度寄存器L【3：O】。P寄存器32位宽，主要用于地址计算。I(索引)寄存器和B(基址)寄存器存放的地址是存储器的字节地址，其中，I寄存嚣存放的是有效遗址。M寄存器存放的是地址修正量，I寄存器中的值可加上该修正量，也可以减去该修正量。B寄存器和L寄存器用于循环数据缓冲区。B寄存器存放循环数据缓冲区的起始地址，L寄存器存放的是缓冲区的大小。每一对B寄存器和L寄存器都有籀对应的至寄存器。因为有2个数据地址产生器DAGO和DAGl，可以同时进行两次数据存取操作，提高了数据吞吐能力。

3．程序控制单元

     程序控制单元负责程序流的控制。它提供下一条指令的地址来控制程序流。BF561有两组零开销循环寄存器，通过硬件计数器代替软件指令来判断循环条件。它有一个8阶指令流水线，并且由控制器保证流水线是互锁的，不需要程序控制，筒纯编程。为了提高指令流水线的效率，程序控制器可以进行分支预测。它支持一个4单元的指令循环缓冲，这样可以减少循环时的取指令时间。为了提高程序的执行速度，应该尽量减少程序的跳转和分支。

 

DV7183视频解码芯片：10位ADC的增强型视频解码器，可设置为二线连续双向端口模式，并与12C兼容，，即可通过 12C总线对其进行控制。16位宽度总线数字输出最多支持3路模拟视频信号的输入，其输出端与PPl0相连接；

·ADV7179视频编码芯片：最多支持3路模拟视频信号的输出，其输入与PPll相连接。

 

. PPI工作模式  

(1)通用模式 (General Purpose mode)

PPI的通用模式可应用于各种数据采集和数据传输的场合。在这种模式下，可以通过水平同步信号 (HSYNC)、垂直同步信号 (VSYNC)以及场指示信号 (FIELD)来判断传送的开始。主要有4种工作方式，每种每个PPI_ CLK时钟周期可传送高达16bit的数据:

.内部产生帧同步信号的数据接收

.外部产生帧同步信号的数据接收

.内部产生帧同步信号的数据发送   

.外部产生帧同步信号的数据发送

(2) ITU-R 656模式 (ITU-R 656 mode)

    PPI支持ITU-R 656输入模式，但不直接支持 ITU-R 656的输出，不过可以通过在存储区中设定整帧结构 (包括有效视频、消隐和控制信息)，并用无帧同步模式将数据从 PPI口送出实现 ITU-R656的输出功能。

    PPI状态寄存器  

在此模式下，需要连接的仅是时钟频率 (PPIx_ CLK)和并行数据线。PPI接口通过扫描嵌入在数据流中的隐含信息，来检测传送开始的标志。

 ITU-R 656输入支持 3种模式:有效视频模式、垂直消隐模式和整场模式 

.整场模式:PPI读入到来的全部数据流，包括有效视频、控制序列以及水平和垂直消隐的辅助数据:

.有效视频模式:PPI不读入在有效视频结束 (EAV )和有效视频启动(SAV)同步符号间的任何数据及垂直消隐间的数据。 该模式下，控制字节序列不存入存储器，直接被PPI过滤;  

.垂直消隐模式:PPI仅传输垂直消隐期间数据，以及行消隐信息和VBI行上的控制字序列。

  

有 DMA传输能力的外设包括 SPORT. SPI端口、UART和PPI端口。每个独立的有 DMA能力的外设至少有一个专用 DMA通道。

    除专用外设的DMA通道以外，在 ADSP-BF561的不同存储器之间有4个存储器DMA通道。这使得任意的存储器(包括外部SDRAM,ROM, SRAM 和 FLASH)之间的数据块传输成为可能，并使处理器干预降到最小。存储DMA传输可以通过一套非常灵活的基于描述子的方法或标准的基于寄存器的自动缓冲机制来控制。此外，ADSP-BF561有一个4通道的内部存储器DMA控制器 ((IMDMA).IMDMA控制器允许数据在任意的内部Ll和 L2存储器间传送.

 

    设备驱动程序是操作系统内核和机器硬件之间的接口，设备驱动程序为应用程序屏蔽了硬件的细节。硬件设备只是一个设备文件，应用程序可以像操作普通文件一样操作硬件设备。设备驱动程序完成的主要功能有:对设备进行初始化和释放;把数据从内核传送到硬件和从硬件读取数据;读取应用程序传送给设备文件的数据、回送应用程序请求的数据以及检测和处理设备出现的错误。

    BF系列DSP的PPI口可以工作在两种模式下:一种为ITU-656 PPI模式，另一种为通用PPI模式。前者主要用于ITU-656格式视频的显示，而后者可以适应多样化的数据捕捉和传送应用.

  

CVBS复合视频广播信号，其对应为模拟信号，接口为S端子或CVBS端口

ITU-R 656数字视频标准

ADV212输入支持ITU-R 656格式输入，输出为JPEG2000压缩编码好的视频流.