FPGA
夏菠
Android Framework | Image Processing | 逆向
展开
-
FPGA使用技巧
为了保证FPGA输入输出接口的时序,一般会要求将输入管脚首先打一拍再使用,输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器,而且必须在IOB里面的寄存器中打一拍。因为,从FPGA的PAD到IOB里面的寄存器是有专用布线资源的,而到内部其他寄存器没有专用的布线资源。使用IOB里面的寄存器可以保证每次实现的结果都一样,使用内部其他寄存器就无法保证每次用的都是同一个寄存器且采用原创 2014-06-19 18:37:04 · 2095 阅读 · 0 评论 -
VmodCAM 初始化
; WIP Last Changed Rev: 2172;************************************************************************************** ; Copyright 2011 Aptina Imaging Corporation. All rights reserved.原创 2014-05-27 20:34:22 · 1548 阅读 · 0 评论 -
Chipscope 仿真VmodCAM IIC程序
Chipscope 仿真VmodCAM IIC程序: 目的:熟悉EDK中建立chipscope1:搭建硬件平台 硬件平台如下所示:具体的EDK设计流程参见XILINX大学workshop http://china.xilinx.com/support/university/professors.htm原创 2014-05-20 10:47:57 · 2442 阅读 · 0 评论 -
EDK中如何使用ISE中生成的IP
EDK中如何使用ISE中生成的IP:晚上有说这个的文章,但是很复杂,也就是添加bdd文件,其实这些都不需要自己操作的,我们可以在EDK中import 中添加ngc文件,ngc文件就是core generate生成IP时的.ngc文件。原创 2014-06-11 18:11:02 · 1553 阅读 · 0 评论 -
FPGA使用技巧
为了保证FPGA输入输出接口的时序,一般会要求将输入管脚首先打一拍再使用,输出接口也要打一拍再输出FPGA。将信号打一拍的方法是将信号通过一次寄存器,而且必须在IOB里面的寄存器中打一拍。因为,从FPGA的PAD到IOB里面的寄存器是有专用布线资源的,而到内部其他寄存器没有专用的布线资源。使用IOB里面的寄存器可以保证每次实现的结果都一样,使用内部其他寄存器就无法保证每次用的都是同一个寄存器且采用原创 2014-06-19 18:34:17 · 4480 阅读 · 0 评论 -
SDRAM控制器
1 初始化以及load mode 寄存器原创 2014-07-16 10:52:09 · 981 阅读 · 0 评论 -
FPGA笔记-读取.dat文件
读取.dat图像文件 initial begin // Initialize Inputs CLK = 0; RST = 1; IMAGE_DATA = 0; BUFFER_WEN = 0; // Wait 100 ns for global reset to finish #10000; RST = 0; #100; RST = 1; /原创 2014-06-23 21:55:37 · 4899 阅读 · 0 评论 -
一步一步学ZedBoard & Zynq(四):基于AXI Lite 总线的从设备IP设计
本帖最后由 xinxincaijq 于 2013-1-9 10:27 编辑一步一步学ZedBoard & Zynq(四):基于AXI Lite 总线的从设备IP设计转自博客:http://www.eeboard.com/bbs/thread-6206-1-1.html本小节通过使用XPS中的定制IP向导(ipwiz),为已经存在的ARM PS 系统添加用户自定IP(Custom转载 2013-12-31 10:18:38 · 3385 阅读 · 5 评论 -
VmodCam top verilog
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 17:19:25 05/13/2014 //-----------------------原创 2014-05-14 18:21:16 · 2053 阅读 · 0 评论 -
图像融合
System Generator安装之后可以在Simulink中调用相应的模块进行视觉算法的搭建,我两台电脑上分别是ISE12.3+matlab2010a, ISE10.1+Matlab2010a。需要注意的是ISE和Matlab之间是有型号匹配的。 首先要打开FPGA,打开Simulink,新建一个Model。 在Xilinx Blockset原创 2014-05-06 10:37:09 · 2025 阅读 · 1 评论 -
IEEE Floating Point Standard (IEEE754浮点数表示法标准)
浮点数与定点数表示法是我们在计算机中常用的表示方法 所以必须要弄懂原理,特别是在FPGA里面,由于FPGA不能像在MCU一样直接用乘除法。定点数首先说一下简单的定点数,定点数是克服整数表示法不能表示实数的缺陷,那么我们就可以通过将实数乘上一个分数来实现,当然要是分数就是2^-i倍数,那么我们的定点数表示法就是精确的表示,但是很不幸我们自然界中的树并不是那么凑巧。所以定点数只能是近视表示实数原创 2014-05-05 17:59:34 · 5359 阅读 · 1 评论 -
zedboard 中SDK 修改串口设置(波特率。。。。)
其实在zedboard SDK中不用初始化串口的也就是platform()可以不写 ,初始化在EDK导入SDK中就写好了 具体看bsp文件夹下面的汇编。但是如果我们想要在SDK中改变串口设置的话,那么就必须在main中添加下面函数 。init_uart(){#ifdef STDOUT_IS_PS7_UART /* Use the PS UART for Zyn原创 2013-12-30 20:39:05 · 5042 阅读 · 0 评论