硬件设计与调试
文章平均质量分 80
baihengpei
华中科技大学电子信息工程2017年应届毕业生
展开
-
电源设计之buck变换(一)
Buck 电路又称为串联开关稳压电路,或降压斩波电路。分为普通buck电路和同步buck电路,两者电路上的区别如下图所示,一个使用续流二极管,一个使用MOS管。它有两种基本工作模式,即电感电流连续模式CCM(Continuous current mode)和电感电流断续模式DCM(Discontinuous current mode) 电感电流连续是指输出滤波电感电流总是大于零,电感电流断续是指在原创 2016-04-03 09:41:07 · 14376 阅读 · 0 评论 -
FPGA约束文件
摘要:本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束,主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。Xilinx FPGA设计约束的分类Xilinx定义了如下几种约束类型:• “Attributes and Constraints”• “CPLD Fitter”• “Grouping Constraints”转载 2016-05-15 15:30:36 · 15483 阅读 · 1 评论 -
电路设计中电阻的选择及其作用
电阻在电子产品中是最常用的器件之一,基本上只要是电子产品,内部就会存在电阻。电阻可以在电路中用作分压器、分流器和负载电阻;它与电容器—起可以组成滤波器及延时电路;在电源电路或控制电路中用作取样电阻;在半导体管电路中用作偏置电阻确定工作点;使用特殊性质的电阻如压敏电阻、热敏电阻实现防浪涌电压、抑制冲击电流,实现过温保护等等。电阻是最普通的器件,同时也是电路中不可或缺的器件,选好用好电阻对产品的稳定运转载 2016-05-15 14:04:08 · 1890 阅读 · 0 评论 -
PLL时钟输出到普通I/O口的办法
最近在搞PLL的时候,遇到PLL倍频输出的时钟不能直接连接到普通IO的问题。刚开始,PLL的时钟直接连接到IO,map失败,一看原因,迫不及待在ucf文件中加入下面的约束:PIN "U_CLOCK_PLL/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;PIN "U_CLOCK_PLL/clkout2_buf.O" CLOCK_DEDICATE转载 2016-05-23 23:49:59 · 10110 阅读 · 2 评论 -
NOR flash 与NAND flash
我们使用的智能手机除了有一个可用的空间(如苹果8G、16G等),还有一个RAM容量,很多人都不是很清楚,为什么需要二个这样的芯片做存储呢,这就是我们下面要讲到的。这二种存储设备我们都统称为“FLASH”,FLASH是一种存储芯片,全名叫Flash EEPROM Memory,通地过程序可以修改数据,即平时所说的“闪存”。Flash又分为NAND flash和NOR flash二种。U盘和MP3里用转载 2016-04-13 23:28:46 · 461 阅读 · 0 评论 -
滤波电容、去耦电容、旁路电容作用及区别
滤波电容用在电源整流电路中,用来滤除交流成分。使输出的直流更平滑。去耦电容用在放大电路中不需要交流的地方,用来消除自激,使放大器稳定工作。旁路电容用在有电阻连接时,接在电阻两端使交流信号顺利通过。1.关于去耦电容蓄能作用的理解1)去耦电容主要是去除高频如RF信号的干扰,干扰的进入方式是通过电磁辐射。 而实际上,芯片附近的电容还有蓄能的作用,这是第二位的。转载 2016-04-08 00:01:22 · 952 阅读 · 1 评论 -
0欧电阻、电感、磁珠单点接地时的区别
一、0欧姆电阻电路设计中常见到0欧的电阻,大家往往会很迷惑:既然是0欧的电阻,那就是导线,为何要装上它呢?还有这样的电阻市场上有卖吗?其实0欧的电阻还是蛮有用的。大概有以下几个功能,其最重要且经常用的功能是:重点介绍:模拟地和数字地单点接地只要是地,最终都要接到一起,然后入大地。如果不接在一起就是“浮地”,存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的转载 2016-04-03 11:46:58 · 8049 阅读 · 0 评论 -
示波器探头基础入门指南
示波器探头是示波器使用过程中不可或缺的一部分,它主要是作为承载信号传输的链路,将待测信号完整可靠的传输至示波器,以进一步进行测量分析。很多工程师很看重示波器的选择,却容易忽略对示波器探头的甄别。试想如果信号经过前端探头就已经失真,那再完美的示波器所测得的数据也会有误。所以正确了解探头性能,有效规避探头使用误区对我们日常使用示波器来说至关重要! 在绝大多数示波器测量环境下,我们都需要转载 2016-04-04 17:37:43 · 5587 阅读 · 0 评论 -
硬件设计检查要点
一、电源设计1.尽量采用∏型滤波,增加10uH电感,每个芯片电源管脚要接104旁路电容;(高速板中不一定,详细讨论见博文高速板中滤波电容设计)2.采用压敏电阻或瞬态二极管,抑制浪涌;3.模电和数电地分开,大电流和小电流地回路分开,采用磁珠或零欧电阻隔开;4.设计要留有余量,避免电源芯片过热,攻耗达到额定值的50%要用散热片。二、输入IO记得要上拉;三、输出IO记得核算驱动能转载 2016-04-03 13:48:51 · 710 阅读 · 0 评论 -
高速系统中滤波电容的选择
我们在电源滤波电路上可以看到各种各样的电容,100uF,10uF,100nF,10nF不同的容值,那么这些参数是如何确定的? 数字电路要运行稳定可靠,电源一定要”干净“,并且能量补充一定要及时,也就是滤波去耦一定要好。什么是滤波去耦,简单的说就是在芯片不需要电流的时候存储能量,在你需要电流的时候我又能及时的补充能量。不要跟我说这个职责不是DCDC、LDO的吗,对,在低频的时候它们可以搞定,转载 2016-04-03 13:37:05 · 1307 阅读 · 0 评论 -
串联匹配电阻的作用
选用四层板不仅是电源和地的问题,高速数字电路对走线的阻抗有要求,二层板不好控制阻抗。33R电阻一般加在驱动器端,也是起阻抗匹配作用的;布线时要先布数据地址线,和需要保证的高速线; 在高频的时候,PCB板上的走线都要看成传输线。传输线有其特征阻抗,学过传输线理论的都知道,当传输线上某处出现阻抗突变(不匹配)时,信号通过就会发生反射,反射对原信号造成干扰,严重时就会影响电路的正常工作转载 2016-04-03 11:43:18 · 13042 阅读 · 0 评论 -
硬件设计完整流程
1)总体思路。设计硬件电路,大的框架和架构要搞清楚,但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好,自己只是把思路具体实现;但也有些要自己设计框架的,那就要搞清楚要实现什么功能,然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果,越是有经验的工程师越会懂得借鉴他人的成果)。2)理解电路。如果你找到了的参考设计,那么恭喜你,你可以节约很多时间了(包括前期转载 2016-04-03 11:26:23 · 10510 阅读 · 1 评论 -
逐次逼近型ADC
理解逐次逼近寄存器型ADC:与其它类型ADC的架构对比摘要:逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps,分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装,适合对尺寸要求严格的系统。本文说明了SAR ADC的工作原理,采用二进制搜索算法,对输入信号进行转换。本文转载 2016-06-07 16:53:00 · 8772 阅读 · 0 评论