兔毛最顶端的小虫-CSDN博客

原创 VHDL 的testbech 用warit for 需要停止循环的话得加wait

VHDL 的wait for 语句注意事项

2024-07-16 10:14:35 76

原创 fpga 初始化数值

然而，在FPGA硬件上电或复位时，没有复位逻辑的情况下，state 寄存器的初始值是不确定的（即它可以是任何值，取决于上电时寄存器的物理状态）。内部复位逻辑：在你的FPGA设计中，你可以实现一个内部复位逻辑，比如使用一个简单的计数器或状态机来检测FPGA是否已经从复位状态（通常是上电后的一个低电平脉冲）中恢复，并据此来设置state的初始值。使用外部复位信号：你可以从FPGA的外部引入一个复位信号（如按钮、上电复位电路或外部复位引脚），并在你的设计中使用这个信号来重置state。

2024-07-15 16:39:18 177

原创 testbech 中加载memory

testbech 加载memory

2024-05-24 09:15:42 200

原创 altera_reserved_tck、altera_reserved_tdi、altera_reserved_tdo、altera_reserved_tms 引脚配置注意事项

altera 引脚

2024-05-09 15:47:08 581

原创 EXCEL表格正确把16进制转为10进制

其中，RIGHT(A3,LEN(A3)-2)用于去掉前两个字节，A3代表十六进制数所在的单元格。

2024-04-10 12:00:07 547

原创 STM32F103XXX的PB3、PB4、PA13、PA14、PA15用作普通IO口的配置

STM32f103下载爆错

2024-04-07 16:08:54 430

原创 STM32 加密保护程序总结

STM32 程序加密

2024-03-25 11:07:52 235

原创 AES加密

通过扩展密钥操作，算法可以确保每个明文块都与一个独特的轮密钥进行加密，这有助于防止重复密钥的使用，从而提高加密的效率和安全性。最后，执行扩展密钥操作也是AES算法设计的一部分，它有助于实现算法的整体目标，即提供高效、安全的加密服务。其次，IV的主要作用是，在特定时刻，根据用于初始化加密轮的IV值确定每一轮加密的起始位置，从而阻止恢复秘密。首先，IV是一个有序的、可复制的、用于加密数据的“许可”。综上所述，AES应用执行扩展密钥操作是为了确保密钥的安全性、提高加密过程的效率和可靠性，以及实现算法的整体目标。

2024-03-21 16:17:57 400

TA关注的人

weixin_44131352的博客

原创 VHDL 的testbech 用warit for 需要停止循环的话得加wait

原创 fpga 初始化数值

原创 testbech 中加载memory

原创 altera_reserved_tck、altera_reserved_tdi、altera_reserved_tdo、altera_reserved_tms 引脚配置注意事项

原创 EXCEL表格正确把16进制转为10进制

原创 STM32F103XXX的PB3、PB4、PA13、PA14、PA15用作普通IO口的配置

原创 STM32 加密保护程序总结

原创 AES加密

原创 STM32 踩坑篇/基础积累篇

原创 could not stop cortex-m device

原创 xilinx iMPACT下载爆错总结

原创 Verilog 把8位的16进制转换为8位的10进制，且提取10进制的百、十和个位数的方法

原创 Verilog task任务使用注意点

原创 Verilog 状态寄存器格雷码

原创 Xilinx Chipscope 生成icon报错

原创 Lattice Diamond 学习总结---“疑难杂症”杂篇

空空如也

关于fpga i2c 从机遇到的问题！(关键词-系统时钟)

ISE14.用pll产生的时钟，经过内部模块后，最后通过OBUFDS差分输出，一直报这个错误，不知道啥情况

spartan6调用SelectIO ip核的时候出现BUFPLL Attribute问题

VERILOG 设计中有没有遇到擦除不成功的的

flash W25Q64BV_spi 问题

I2c通信协议疑问？？？？？

检测一个16bit的二进制序列是否是5的倍数的核心思想