单片机常见笔试题

1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流 
流向。简述单片机应用系统的设计原则。（仕兰微面试题目） 
2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的P2.5,P2.4和 
P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若 
有，则写出每片2716的重叠地址范围。（仕兰微面试题目） 
3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试 
题目） 
4、PCI总线的含义是什么？PCI总线的主要特点是什么？ （仕兰微面试题目） 
5、中断的概念？简述中断的过程。（仕兰微面试题目） 
6、如单片机中断几个/类型，编中断程序注意什么问题；（未知） 
7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如 
下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八 
个开关来设置，直接与P1口相连（开关拨到下方时为"0"，拨到上方时为"1"，组成一个八 
位二进制数N），要求占空比为N/256。 （仕兰微面试题目） 
　　 下面程序用计数法来实现这一功能，请将空余部分添完整。   
　　 MOV P1，#0FFH   ；做输入
　　 LOOP1 ：MOV R4，#0FFH   ；
　　 --------   
　　 MOV R3，#00H   
　　 LOOP2 ：MOV A，P1   
　　 --------   
　　 SUBB A，R3   
　　 JNZ SKP1   
　　 --------   
　　 SKP1：MOV C，70H   
　　 MOV P3.4，C   
　　 ACALL DELAY ：此延时子程序略   
　　 --------   
　　 --------   
　　 AJMP LOOP1   
8、单片机上电后没有运转，首先要检查什么？（东信笔试题） 
9、What is PC Chipset? （扬智电子笔试） 
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为 
北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、 
ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时 
钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级 
能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。 
　　除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的 
8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直 
接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。 
   10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。 
（未知） 
11、计算机的基本组成部分及其各自的作用。（东信笔试题） 
12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接 
口、所存器/缓冲器）。 （汉王笔试） 
13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海笔试试题） 
14、同步异步传输的差异（未知） 
15、串行通信与同步通信异同,特点,比较。（华为面试题） 
16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题）

7.8 决定8255A选口地址的引脚有哪几条？作用是什么？
解答：A0、A1，用于选中A口、B口、C口和控制字寄存器中哪一个工作。
7.9 8255如何辨认方式控制字和C口单一置复7.10 位控制字？方式控制字各位定义如何？
解答：这两个控制字以D7位状态作为标志。
   方式控制字的定义见书上P252页图7-13。
7.11 结合图7-17简述8255A口在模式1选通输入方式下的工作过程。
解答：见书上P255页图7-17下面（a）~（d）
7.12 8255 B口可以设定为方式2吗？为什么？
解答：不可以，因为方式2作为双向I/O，只适用于A口。
7.13 在采用8255扩展I/O口时，7.14 若把8255 A口作为输入，7.15 A口每一位接一个开关，7.16 B口每一位接一个发光二极管。请编写A口开关接1时B口相应位发光二极管点亮的程序。
解答：
假设电路如图所示，当开关闭合时（即A口的输入信号
等于1），使发光二极管点亮（即B口的输出信号等于1）。
设8255的A、B、C、控制口地址分别为8000H、
8001H、8002H 和 8003H。
控制字：10010000B ( 90H )
即A口输入、方式0；B口输出、方式0。
程序如下：
ORG   1000H
MOV DPTR, # 8003H
MOV A,   # 90H 
MOVX @DPTR,   A   ；写控制字
LOOP: MOV DPTR, # 8000H
MOVX A, @DPTR   ；将A口的数据送到累加器A中
INC DPTR
MOVX @DPTR,   A   ；将累加器中的数从B口输出
SJMP LOOP
END
7.17 某一生产过程共有6道工序，7.18 每道工序的时间均为10s，7.19 生产过程循环进行。先要用MCS-51通过8255 A口进行过程控制，7.20 A口中每一位都可控制一道工序的启停。试画出有关硬件电路并编写有关程序，7.21 设有一DELAY延时程序可供调用，7.22 延时时间为1s。
解答：
假设用PA0 ~ PA5分别控制6道工序，当PA0 ~ PA5等于1时，相应的工序启动，当工序停止时，A口相应的位等于0。
设8255的A、B、C、控制口地址分别为8000H、8001H、8002H 和 8003H。
控制字：1000 0000B ( 80H ) 即A口输出、方式0
假设MCS-51的时钟频率为12MHz，则其时钟周期应为1μs，采用延时程序来设置延时时间为1s。
程序如下：
ORG 1000H
MOV A,   # 80H
MOV DPTR, #8003H
MOVX @DPTR, A
LOOP: MOV A, #01H
MOV DPTR,   # 8000H
LOOP1: MOVX @DPTR,    A
MOV R2, # 0AH
LCALL DELAY
DJNZ R2, LOOP
RL A
JNB ACC.6, LOOP1
SJMP LOOP2
DELAY: MOV R5,   # 99 ; 延时程序
DEL1: MOV R6,   # 100
DEL2: MOV R7,   # 100
DEL3: NOP
DJNZ R7,   DEL3
DJNZ R6,   DEL2
DJNZ R5,   DEL1
END
7.18 在图7-27中，若把字符打印机的 和8031的 相接，使简述电路的工作原理并编写能把以20H为起始地址的连续50个内存单元中的内容输出打印的程序。
解答： 在方式1输出方式下，当打印机从A口上取走输出数据的同时， 信号会变成低电平。因为 和8031的 相接，所以 信号有效，即向CPU发出中断请求。当CPU响应中断请求后，便可通过中断服务程序把下一个输出数据送到8255，准备传输下一个数据。

相应程序只需将 中断的触发方式由负边沿触发改成电平触发即可，
即将主程序中 SETB IT0 改成 CLR IT0
7.20 某一生产过程共有6道工序，每道工序的持续时间均为10s，生产过程循环进行。任何一道工序出现故障时都会产生故障信号，要求故障信号能引起单片机中断，停止送出顺序控制信号，并进行声光告警。现采用MCS-51通过8255进行控制，A口用于输出各工序的顺序控制信号，C口中某一位输入故障信号，B口中某两位用于声光告警。请画出相应的硬件图并编写有关程序。
解答：
用PA0 ~ PA5 输出各工序的顺序控制信号；设等于1时，工序启动。
用PB0 ~ PB1 输出声光告警控制信号；输出1时，发出告警信号。
用PC4接收故障信号。 当有故障信号时，为1。
A、B口均采用模式0。
方式控制字为：1000 1000B（88H）
设8255A的A、B、C和控制端口地址分别8000H、8001H、8002H、8003H

相应程序为：
；主程序：
ORG 1000H
┆
SETB EA
SETB EX0
SETB PX0
CLR IT0   ；令 为电平触发中断
MOV DPTR, # 8003 H
MOV A,    # 88 H
MOVX @DPTR, A ；写控制字
MOV DPTR, # 8000H
MOV A, # 01H
LOOP: MOVX @DPTR, A ；从A口输出工序控制信号
MOV R2, # 10 ；延时10s
DEL: LCALL DELAY
DJNZ R2, DEL
RL A    ；顺序输出控制信号
JNB ACC.6, NEXT ；如果PA6 = 0，则继续循环控制工序
MOV A, # 01H ；若PA6 = 1，则将PA0 = 1
NEXT: SJMP LOOP
SJMP $ 
DELAY: MOV R5, # 99 ；延时1s的子程序
DEL3: MOV R6, # 100
DEL2: MOV R7, # 100
DEL1: NOP
DJNZ R7, DEL1
DJNZ R6, DEL2
DJNZ R5, DEL3

；中断服务程序：
ORG 0003H
LJMP PINT0
ORG 2000H
PINT0: MOV DPTR, # 8000H
MOV A, # 00H
MOVX @DPTR,   A   ；A口停止送出工序控制信号
INC DPTR   
MOV A, # 03H
MOVX @DPTR,   A   ；B口输出声光告警信号
RETI
END

misschang    发表于09:08    阅读全文    评论(1)    引用Trackback(0)  

第 六 章   -[] 
时间: 2004-11-14 09:06 
Tag: 学习 
6.1 什么叫中断？中断通常可以分为哪几类？计算机采用中断有什么好处？
    中断是指6.2 计算机暂时停止原程序的执行转而6.3 为外部设备6.4 服6.5 务（执行中断服6.6 务程序），6.7 并在服6.8 务完成后自动返回原程序执行的过程。
    计算机采用中断可以提高CPU的工作效率和实时数据的处理时效。
6.9 什么叫中断源？MCS-51有哪些中断源？各有什么特点？
中断源是指6.10 引起中断原因的设备6.11 或部件，6.12 或发出中断请求信号的源泉。
通常中断源有以下几种：外部设备6.13 中断源、控制对象中断源、故障中断源和定时脉冲中断源。
特点：书上P202页（新书）。
6.14 什么叫中断嵌套？什么叫中断系统？中断系统的功能是什么？
    中断嵌套：在某一瞬间，6.15 CPU因响应某一中断源的中断请求而6.16 正在执行它的中断服6.17 务程序时，6.18 若CPU此时的中断是开放的，6.19 那它必然可以把正在执行的中断服6.20 务程序暂停下来转而6.21 响应和处理中断优先权更高中断源的中断请求，6.22 等到处理完后再转回继续执行原来的中断服6.23 务程序，6.24 这就是中断嵌套。
    中断系统：是指6.25 能够实现中断功能的那部分硬件电路和软件程序。它的功能通常有以下几条：1、进行中断优先权排队；2、实现中断嵌套；3、自动响应中断；4实现中断返回。
6.26 8031的5个中断标6.27 志位代号是什么？位地址是什么？它们在什么情况下被置位和复6.28 位？
5个中断标6.29 志位：
   1）IE0：位地址是89H；当 引脚上有中断时为1，6.30 无中断为0；
   2）IE1：位地址是8BH；当 引脚上有中断时为1，6.31 无中断为0；
   3）TF0：位地址是8DH；当有定时器T0中断时为1，6.32 否则为0；
   4）TF1：位地址是8FH；当有定时器T1中断时为1，6.33 否则为0；
   5）串行口中断标6.34 志位有2个：
      TI：位地址是99H；当串行口有发送中断时为1，6.35 否则为0；
      RI：位地址是98H；当串行口有接收中断时为1，6.36 否则为0；
6.37 中断允许寄存器IE各位定义是什么？请写出允许T1定时器溢出中断的指6.38 令？
IE各位的定义见书上P208页，6.39 图6-5。
允许T1定时器溢出中断的指6.40 令：MOV   IE，6.41 # 88H
          或改用位寻址指6.42 令： SETB   EA
                             SETB   ET1
6.43 试写出设定 和 上的中断请求为高优先级和允许它们中断的程序。此时，6.44 若 和 引脚上同6.45 时有中断请求信号输入，6.46 试问MCS-51先响应哪个引脚上的中断请求？为什么？
程序：SETB EA
   SETB EX0         或：MOV   IE，6.47 # 85H
    SETB EX1
    SETB PX0
    SETB PX1
若 和 引脚上同6.48 时有中断请求信号输入时，6.49 MCS-51先响应 引脚上的中断请求。因为在出现同6.50 级中断请求时，6.51 在MCS-51内部 的优先级高于 ，6.52 所以先响应 引脚上的中断请求。
6.53 MCS-51响应中断是有条件的，6.54 请说出这些条件是什么？中断响应的全过程如何？
响应中断的条件：
若CPU处在非响应中断状态且响应中断是开放的，则MCS-51在执行完现行指令后就会自动响应来自某中断源的中断请求。
若CPU正处在响应某一中断请求状态时，又来了一个新的优先级更高的中断请求，则MCS-51便会立即响应并实现中断嵌套，若新来的中断优先级比正在服务的优先级低，则CPU必须等到现有中断服务完成以后才会自动响应新来的中断请求。
若CPU正处在执行RETI或任何访问IE/IP指令（如SETB EA）的时刻，则MCS-51必须等待执行完下条指令后，才响应该中断请求。
中断响应的过程：
把中断点的地址（断点地址），也就是当前程序计数器PC中的内容压入堆栈，以便执行到中断服务程序中的RETI指令时按地址返回原程序执行；
关闭中断，以防在响应中断期间受其它中断的干扰；
根据中断源入口地址转入执行相应中断服务程序。
6.55 写出并记住8031五级中断的入口地址。
中断源为 ：     中断的入口地址为：0003H
中断源为T0：   中断的入口地址为：000BH
中断源为 ：   中断的入口地址为：0013H
中断源为T1：   中断的入口地址为：001BH
中断源为串行口中断： 中断的入口地址为：0023H
misschang    发表于09:06    阅读全文    评论(0)    引用Trackback(0)  

单片机第 五 章   -[] 
时间: 2004-11-14 08:55 
Tag: 学习 

5.5 仅有存储容量为512B×4、1KB×4、2KB×4、4KB×1、4KB×4、16KB×1、32KB×4、64KB、128KB×8、512KB和4MB的存储器，试问这些存储器分别需要多少条地址线和数据线（设它们均非动态RAM）
解答：
存储容量 地址线 数据线 存储容量 地址线 数据线 
512B×4 9 4 32KB×4 15 4 
1KB×4 10 4 64KB 16 8 
2KB×4 11 4 128KB×8 17 8 
4KB×1 12 1 512KB 19 8 
4KB×4 12 4 4MB 22 8 
16KB×1 14 1     
5.14 今要设计一个32KB的外部RAM存储器，若采用2114，试问需要多少块？若改用2116，试问需要2116，试问需要多少块？
解答： 
因为2114芯片的存储容量是1K×4，所以2114的地址线是10条，数据线是4条。所以要设计一个32KB的外部RAM存储器，一共需要（32÷1）?（8÷4）= 64块。
2116芯片的存储容量是16K×1，所以地址线是14条，数据线是1条。要设计一个32KB的外部RAM存储器，一共需要（32÷16）?（8÷1）= 16块。
5.16 在进行外部存储器设计中，5.17 地址译码共有哪三种方式？各有什么特点？
解答： 译码共有三种方式：
全译码方式：特点是所有片选地址线全部参加译码的工作方式，存储器每个存储单元只有唯一的一个CPU地址与它对应；但所需的地址译码电路较多。
部分译码方式：单片机片选线中只有部分参加译码，其余部分是悬空的，所以还有重叠地址，但可以减少所用地址译码器的数量。
线选法方式：单片机片选线中的某一条与存储芯片的 相连。如果有悬空地址线，就有重叠地址。
5.18 试画出8031和2716的连线图，要求采用三—八译码器，8031的P2.5、P2.4和P2.3参加译码，基本地址范围3000H ~ 3FFFH。该2716有没有重叠地址？根据是什么？若有，写出每片2716的重叠地址范围。
解答： 因为2716的存储容量是2K×8，所以一共需要11条地址线，即P0.7 ~ P0.0，P2.2 ~ P2.0。
基本地址范围：3000H ~ 3FFFH
即：0011 0000 0000 0000 ~ 0011 1111 1111 1111
从基本地址范围可以看出，参加译码的P2.5、P2.4和P2.3从110到111（即上面地址加下划线的3位），所以该存储器应包括2块2716芯片，存储芯片（1#、2#）的 端分别与译码器的 、 相连，如图所示。
因为8031有悬空的地址线P2.7、P2.6，所以有重叠地址。
两片2716的重叠地址范围分别为：（下划线表示悬空线）
1 #：0011 0000 0000 0000 ~ 0011 0111 1111 1111，（3000H ~ 37FFH）
0111 0000 0000 0000 ~ 0111 0111 1111 1111，（7000H ~ 77FFH）
1011 0000 0000 0000 ~ 1011 0111 1111 1111，（B000H ~ B7FFH）
1111 0000 0000 0000 ~ 1111 0111 1111 1111，（F000H ~ F7FFH）

一、写出下面各中文的英文全称（每空2分，共10分）(试题公共部分包括一、二、三题及实战部分)

1．电容                           2.电阻

3. 频率                            4.运算放大器

5. 集成电路

二、选择题（每空1分，共20分）

1.理想二极管构成的电路如图所示，其输出电压u0为（　　　）

A.-15V

B.-9V

C.-6V

D.+9V

2．理想二极管构成的电路如图，其输出电压u0为（      ）

A．-6V

B．0V

C．+3V

D．+9V

3．某锗三极管测得其管脚电位如题3图所示，则可判定该管处在（      ）

A．放大状态

B．饱和状态

C．截止状态

D．无法确定伏态

4. 对半导体三极管，测得其发射结正偏，集电结反偏，此时该三极管处于下面哪种状态(      )。
A. 放大状态       B. 截止状态       C. 饱和状态      
5.与CMOS电路相比，TTL电路功耗______，抗干扰能力______。(      )
A. 大，强       B. 小，强       C. 大，弱       D. 小，弱     E.无法确定
6. 加在二极管两端的正向电压从0.65V增大10%，流过二极管的电流增大量为(     )

A）大于10% B）小于10% C）等于10% D）不变

7、NPN型晶体管构成的共射极放大电路，当Rb减小时，Ic将(     )

A）减小 B）增加 C）不变 D）不能确定

8、对频率稳定度要求较高的振荡器，要采用(     )

A）LC振荡电路 B）RC振荡电路 C）RL振荡电路 D）石英晶体振荡电路

9、稳压二极管是利用二极管的(        )特性工作的。

A. 正向导通       B. 反向截止       C. 正向击穿       D. 反向击穿
10、在整流电路的输出端并联一个电容，利用电容的特性可以使脉动电压变得较平稳，这个电容的作用叫(       )

A. 耦合电容       B. 滤波电容       C.保护电容       D. 旁路电容
11.题8图所示电路，集成运放的最大输出电压为±12V，下列说法正确的是（      ）

A．ui=1V，u0= -12V

B．ui=2V，u0= -12V

C．ui=4V，u0= -12V

D．ui=5V，u0= +12V

l2．函数F=AB+AC+A+DE的最简与或式为（      ）

A．F=AB．F=BC+A

C．F=A+DED．F=A+DE

13. 在差动式放大电路中，差模输入信号等于两个输入端信号的(        )
  A. 和值                           B. 差值
  C. 平均值                        D. 乘积值
14.单相桥式整流电路中，变压器次级电压为20V（有效值），则每个整流二极管所承受的最大反向电压为（　　　）

A.20V         B.28.28V        C.40V        D.56.56V

15.某放大状态的三极管，知Ib=40μA, Ie=2.04mA，则其β为(       )

A.50         B.51        C.52        D. 54

16.十进制数（56）10转换为二进制数为(        )

A. 00101110         B.00111100        C.00111000        D. 00110110

17.逻辑函数F=A，它的与或表达式F为（        ）

A.   AB +          B. B + A        C. B        D. A

18．构成七进制计数器最少要用_______个触发器。

A. 3         B. 4        C.  5        D. 7

19．二进制数(11011011)2转换为八进制数为（        ）

A.  1B3          B.  DB        C.663        D. 333

20.在放大电路中测得一只三极管三个电极E、B、C的电位分别为2.8V、3.5V、6V，则这只三极管属于（     ）
A.硅PNP型        B.硅NPN型
C.锗PNP型        D.锗NPN型
三、分析解答题（共15分）

1. 电路如图（3-1）所示，输入信号为正弦波，输出波形如图（3-2）（3-3）所示，设三极管的参数为β、rbe （8分）

a.  图（3-2）图（3-3）各产生了什么失真？如何调节R1.才能消除失真？

b.计算电压放大倍数Au输入电阻ri，及输出电阻r0（写出表达式）

2. 试求出图（3-4）的输出电压Vout，需写出计算过程和结果。( V1 = 1.2V, V2 = 1V) （7分）

(非高频电子工程师试题：四、五题，高频电子工程师可不做)

四、填空题（每空1分，共15分）

1. 三极管的三组基本放大电路是：         、          、

2. 为了提高输入电阻，放大电路应引入          负反馈；

3. 图（4-3）是一个     电路，若要供给LED 20mA的电流R2应取        Ω，（三级管be结电压取0.65V）

4. 写出图（4-4）的逻辑关系式：F=

5.  标准51系列单片机有_________个并行IO口，如果要进行存储器扩展需占用_____和_____两个并口；

6.  RS-232串行通信口的信号电压范围在 _________V和_________V之间；

7.  LM7805的有效输入电压范围在 ________V和________V之间，输出电压为______V；

五、设计题（10分）

设计一个单片机控制的4位数码管动态显示电路，要求如下：

采用共阳数码管（如图所示）,同时显示“1234”；包括四个com口在内，最多只能用6-7个I/O口来驱动。

1． 请画出设计原理图（包括选用的单片机及其IO口，IO扩展方式，显示驱动等）

2． 写出4位数码管显示出数字“1234”时，你所用的各I/O口应分别输出什么样的数据？（包括扩展后的输出数据）

我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路

相关的内容

   2、FPGA和ASIC的概念，他们的区别。（未知）

答案：FPGA是可编程ASIC。

   ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一  个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点

3、什么叫做OTP片(OTP（一次性可编程）)、掩膜片，两者的区别何在？（仕兰微面试题目）

OTP与掩膜 OTP是一次性写入的单片机。过去认为一个单片机产品的成熟是以投产掩膜型单片机为标志的。由于掩膜需要一定的生产周期，而OTP型单片机价格不断下降，使得近年来直接使用OTP完成最终产品制造更为流行。它较之掩膜具有生产周期短、风险小的特点。近年来，OTP型单片机需量大幅度上扬，为适应这种需求许多单片机都采用了在片编程技术(In System Programming)。未编程的OTP芯片可采用裸片Bonding技术或表面贴技术，先焊在印刷板上，然后通过单片机上引出的编程线、串行数据、时钟线等对单片机编程。解决了批量写OTP 芯片时容易出现的芯片与写入器接触不好的问题。使OTP的裸片得以广泛使用，降低了产品的成本。编程线与I/O线共用，不增加单片机的额外引脚。而一些生产厂商推出的单片机不再有掩膜型，全部为有ISP功能的OTP。

4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）

5、描述你对集成电路设计流程的认识。(一般来说asic和fpga/cpld没有关系！fpga是我们在小批量或者实验中采用的，生活中的电子器件上很少见到的。而asic是通过掩膜的高的，它是不可被修改的。至于流程，应该是前端、综合、仿真、后端、检查、加工、测试、封装。 

我是做路由器asic设计的可能你上网用的网卡还有路由器就是我们公司的，呵呵，流程基本如此！)（仕兰微面试题目）

6、简述FPGA等可编程逻辑器件设计流程。

通常可将FPGA/CPLD设计流程归纳为以下7个步骤，这与ASIC设计有相似之处。 

1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。 

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 

4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。 

5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完成。 

6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。 

7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产 

)（仕兰微面试题目）

7、IC设计前端到后端的流程和eda工具。

(ic卡是集成电路卡的意思，ic卡是一种内藏大规模集成电路的塑料卡片，其大小和原来的磁卡电话的磁卡大小相同。 ic卡通常可分为存储卡、加密卡和智能卡三类，存储卡是可以直接对其进行读、写操作的存储器，加密卡是在存储卡的基础上增加了读、写加密功能，对加密卡进行操作时，必须首先核对卡中的密码，密码正确才能进行正常操作，智能卡是带有微处理器(cpu)，同时也称作cpu卡。 ic卡的设计的流程分为:逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真)-预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取--SDF文件--后仿真--静态时序分析--测试向量生成--工艺设计与生产--芯片测试--芯片应用，在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修改，再仿真，再综合，再验证，一般都要反复好几次才能最后送去foundry厂流片。)（未知）

9、Asic的design flow（设计流程）。（威盛VIA 2003.11.06 上海笔试试题）()

11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）

先介绍下IC开发流程：

1.）代码输入（design input)

用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码

语言输入工具：SUMMIT   VISUALHDL

            MENTOR   RENIOR

图形输入:    composer(cadence); 

            viewlogic (viewdraw)

2.）电路仿真（circuit simulation)

将vhd代码进行先前逻辑仿真，验证功能描述是否正确

数字电路仿真工具：

    Verolog：  CADENCE     Verolig-XL

               SYNOPSYS    VCS

               MENTOR      Modle-sim

     VHDL :    CADENCE     NC-vhdl

               SYNOPSYS    VSS

               MENTOR      Modle-sim

模拟电路仿真工具：

               ***ANTI HSpice pspice，spectre micro microwave:    eesoft : hp

3.）逻辑综合（synthesis tools)

       逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。

12、请简述一下设计后端的整个流程？（仕兰微面试题目）

13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元

素？（仕兰微面试题目）Protel  Protel99是基于Win95/Win NT/Win98/Win2000的纯32位电路设计制版系统。Protel99提供了一个集成的设计环境，包括了原理图设计和PCB布线工具，集成的设计文档管理，支持通过网络进行工作组协同设计功能。

14、描述你对集成电路工艺的认识。（仕兰微面试题目）集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。它在电路中用字母“IC”（也有用文字符号“N”等）表示。

（一）按功能结构分类集成电路按其功能、结构的不同，可以分为模拟集成电路和数字集成电路两大类。

模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。 
（二）按制作工艺分类 
集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。膜集成电路又分类厚膜集成电路和薄膜集成电路。 
（三）按集成度高低分类 
集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。（四）按导电类型不同分类 
集成电路按导电类型可分为双极型集成电路和单极型集成电路。 
双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。 
（五）按用途分类 
集成电路按用途可分为电视机用集成电路。音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。 
电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。
音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路、电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。 
影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。 
录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。

15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题

目）制造工艺：我们经常说的0.18微米、0.13微米制程，就是指制造工艺了。制造工艺直接关系到cpu的电气性能。而0.18微米、0.13微米这个尺度就是指的是cpu核心中线路的宽度。线宽越小，cpu的功耗和发热量就越低，并可以工作在更高的频率上了。所以以前0.18微米的cpu最高的频率比较低，用0.13微米制造工艺的cpu会比0.18微米的制造工艺的发热量低都是这个道理了。   cd

16、请描述一下国内的工艺现状。（仕兰微面试题目）

17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）

      根据掺入的杂质不同，杂质半导体可以分为N型和P型两大类。 N型半导体中掺入的杂质为磷等五价元素，磷原子在取代原晶体结构中的原子并构成共价键时，多余的第五个价电子很容易摆脱磷原子核的束缚而成为自由电子，于是半导体中的自由电子数目大量增加，自由电子成为多数载流子，空穴则成为少数载流子。P型半导体中掺入的杂质为硼或其他三价元素，硼原子在取代原晶体结构中的原子并构成共价键时，将因缺少一个价电子而形成一个空穴，于是半导体中的空穴数目大量增加，空穴成为多数载流子，而自由电子则成为少数载流子。

18、描述CMOS电路中闩锁效应产生的过程及最后的结果？

Latch-up 闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。在整体硅的CMOS管下，不同极性搀杂的区域间都会构成P-N结，而两个靠近的反方向的P-N结就构成了一个双极型的晶体三极管。因此CMOS管的下面会构成多个三极管，这些三极管自身就可能构成一个电路。这就是MOS管的寄生三极管效应。如果电路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路的运作，会使原本的MOS电路承受比正常工作大得多的电流，可能使电路迅速的烧毁。Latch-up状态下器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。（仕兰微面试题

19、解释latch-up现象和Antenna effect和其预防措施.（未知）

20、什么叫Latchup?  闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。 （科广试题）

21、什么叫窄沟效应?   当JFET或MESFET沟道较短，<1um的情况下，这样的器件沟道内电场很高，载流子民饱合速度通过沟道，因而器件的工作速度得以提高，载流子漂移速度，通常用分段来描述，认为电场小于某一临界电场时，漂移速度与近似与电场强成正比，迁移率是常数，当电场高于临界时，速度饱和是常数。所以在短沟道中，速度是饱和的，漏极电流方程也发生了变化，，这种由有况下饱和电流不是由于沟道夹断引起的而是由于速度饱和，，别名（科广试题）

22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目）

23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目） 

24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（Infineon笔试试题）

25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题）

27、说明mos一半工作在什么区。（凹凸的题目和面试）

28、画p-bulk 的nmos截面图。（凹凸的题目和面试）

29、写schematic note（？）， 越多越好。（凹凸的题目和面试）

30、寄生效应在ic设计中怎样加以克服和利用。（未知）

31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence, 

Synopsys, Avant，UNIX当然也要大概会操作。

32、unix 命令cp -r, rm,uname。（扬智电子笔试）

、同步电路和异步电路的区别是什么？（仕兰微电子） 

2、什么是同步逻辑和异步逻辑？（汉王笔试） 

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 

4、什么是Setup 和Holdup时间？（汉王笔试） 

5、setup和holdup时间,区别.（南山之桥） 

6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知） 

7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA  

2003.11.06 上海笔试试题） 

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。 

建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子） 

9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 

10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试） 

常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 

11、如何解决亚稳态。（飞利浦－大唐笔试） 

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 

稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 

上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 

用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 

12、IC设计中同步复位与 异步复位的区别。（南山之桥） 

13、MOORE 与 MEELEY状态机的特征。（南山之桥） 

14、多时域设计中,如何处理信号跨时域。（南山之桥） 

15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试） 

Delay < period - setup – hold 

16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 

迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华 

为） 

17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决 

定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题） 

18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 

19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA  

2003.11.06 上海笔试试题） 

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 

使得输出依赖于关键路径。（未知） 

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 

点），全加器等等。（未知） 

22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 

23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 

26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子） 

27、用mos管搭出一个二输入与非门。（扬智电子笔试） 

29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔   

30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题） 

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试） 

32、画出Y=A*B+C的cmos电路图。（科广试题） 

33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试） 

34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子） 

35、利用4选1实现F(x,y,z)=xz+yz’。（未知） 

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化 

37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。 

38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什 

么？1）INV   2）AND   3）OR   4）NAND   5）NOR   6）XOR  答案：NAND（未知） 

39、用与非门等设计全加法器。（华为） 

40、给出两个门电路让你分析异同。（华为） 

41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子） 

42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 

多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知） 

43、用波形表示D触发器的功能。（扬智电子笔试） 

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试） 

45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题） 

46、画出DFF的结构图,用verilog实现之。（威盛） 

47、画出一种CMOS的D锁存器的电路图和版图。（未知） 

48、D触发器和D锁存器的区别。（新太硬件面试） 

49、简述latch和filp-flop的异同。（未知） 

50、LATCH和DFF的概念和区别。（未知） 

51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 

（南山之桥） 

52、用D触发器做个二分颦的电路.又问什么是状态图。（华为） 

53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试） 

54、怎样用D触发器、与或非门组成二分频电路？（东信笔试） 

55、How many flip-flop circuits are needed to divide by 16?  (Intel) 16分频？ 

56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出 

carryout和next-stage. （未知） 

57、用D触发器做个4进制的计数。（华为） 

58、实现N位Johnson Counter,N=5。（南山之桥） 

59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰 

微电子） 

60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） 

61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥） 

62、写异步D触发器的verilog module。（扬智电子笔试）