makefile

一个 Makefile 是用于自动化编译和构建程序文件的工具，它通常与 GNU make 工具一起使用。Makefile 包含一系列规则，这些规则告诉 make 工具如何构建特定的输出文件。每个规则由三部分构成：目标（目标文件名），依赖（依赖的文件名），和命令（用于生成目标的 shell 命令）。

下面是一个简单的 Makefile 示例，用于编译 C 语言的程序：

# 定义编译器  
CC=gcc  
# 定义编译选项  
CFLAGS=-Wall -g  
  
# 定义目标，可执行文件名  
TARGET=program  
  
# 默认规则  
all: $(TARGET)  
  
# 构建可执行文件规则  
$(TARGET): main.o utility.o  
	$(CC) -o $(TARGET) main.o utility.o  
  
# 构建对象文件 main.o 的规则  
main.o: main.c  
	$(CC) $(CFLAGS) -c main.c  
  
# 构建对象文件 utility.o 的规则  
utility.o: utility.c  
	$(CC) $(CFLAGS) -c utility.c  
  
# 清理编译产物的规则  
clean:  
	rm -f $(TARGET) main.o utility.o

解释：

1. 变量定义：
   • CC 和 CFLAGS 是变量，分别定义了编译器和编译时的选项。
   • TARGET 定义了最终的目标文件名。
2. 默认规则：
   • all 是默认规则，它依赖于 $(TARGET)，即 program。
3. 构建可执行文件：
   • $(TARGET) 规则说明如何从 main.o 和 utility.o 构建最终的可执行文件 program。
4. 构建对象文件：
   • main.o 和 utility.o 规则分别说明了如何从对应的 .c 文件编译得到对象文件。
5. 清理规则：
   • clean 是一个特殊的规则，通常用于删除所有由 Makefile 生成的文件，以清理项目目录。

使用方法：

• 要构建默认目标（即 all 规则），只需在包含 Makefile 文件的目录中运行 make。
• 要清理构建，可以运行 make clean。

Makefile 可以极大地简化编译过程，特别是在处理大型项目时，通过定义依赖关系和构建规则，确保只有必要的部分被重新编译，节约时间和资源。