HLS【高层次综合】步骤

已于 2022-04-22 15:31:21 修改
阅读量2.3k 收藏 7
点赞数
分类专栏： fpga process intelHLS 文章标签： fpga开发
于 2022-04-13 20:41:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xindongpai/article/details/124155305
版权

在这里插入图片描述

1. 将C/C++函数合成到RTL实现中

HLS的作用就是将高级语言c、c++生成ip核形成硬件语言。

所需要的工具必须满足

quartus prime
Modelsim
Microsoft Visual Studio2010 不需要配置环境变量2010版本匹配

算法中经常使用，时序容易对齐
1. 在软件环境中开发模块
2. 在软件环境中对模块进行功能验证
3. 无缝集成硬件仿真环境
4. 使用以软件为中心的工具和报告优化设计
5. 将生成的IP快速集成到传统FPGA设计工具中

2. hls和opencl

opencl：加快内核的开发，以适应一个含FPGA加速卡和主机的系统

系统必须符合Khronos的OpenCL标准使用一种类c的内核C来做设计，使用主机的API和主机交互不做传统仿真—编译慢
hls：加快模块化设计，以适应传统的FPGA设计FPGA的设计，模块适合不受约束使月c/C++偏程语言设计模块，大大加速仿真

3. HLS使用模式

在这里插入图片描述
1是在windows上面编译生成exe文件，2是在fpga上编译生成.exe文件。开发过程中，首先在windows上验证后，在用fpga开发，时间比较长。生成IP核，编译前要初始化，hls/init_hls.bat文件。ip调用时需要满足avalon接口
在这里插流程入图片描述

windows:i++ -march=x86-64 name.cpp
cyclone: i++ -march=Cyclone name.cpp

  1. 环境搭建

    1. quartus prime
    2. Modelsim
    3. Microsoft Visual Studio2010 不需要配置环境变量2010版本匹配
      在这里插入图片描述
      vscode 需要切换cmd命令而且需要打开cmd界面在这里插入图片描述

5.具体流程，加法器为例

  1. 在windows x86上编译功能【我们需要打开cmd窗口才能使用vscode】使用前需要切换到intelFPGA目录下/HLS初始化
    在这里插入图片描述

    i++ -march=x86-64 name.cpp

在车牌识别中要指定所用的具体芯片，是I7不是17。特别注意
在这里插入图片描述
2. 用FPGA平台编译生成Verilog代码
首先加入组件 其实就相当于接口
在这里插入图片描述
添加的路径是intelfpga/hls/include的路径在这里插入图片描述
这里需要注意逗号和路径的 /
在这里插入图片描述
c i++ -march=CycloneV main.cpp -v
在FPGA平台编译指令生成Verilog 也就是IP核
在这里插入图片描述
运行指令，生成波形modesim，看Verilog逻辑是否正确。
c i++ -march=CycloneV add.cpp -ghdl -v a.exe
这两句后才会生成该文件
在这里插入图片描述
切换目录，查看波形
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
ip在component目录下：
在这里插入图片描述
把ip放在黄金工程的IP目录下，打开工程platform designer中连接桥

6. HLS编译器的使用核输出

** componet就是fpga的组件componet就是fpga的组件
a.prj/report软件分析大概用了多少资源，估计值 html浏览器打开查看里面的资源
在这里插入图片描述
编译后
在这里插入图片描述

a.prj/verification 仿真文件 vism vism.
a.prj/quartus 工程，编译后查看所有所用资源
a.prj/components软件写的ip 组件

在这里插入图片描述

7. 联合仿真的框架

在这里插入图片描述
高级语言映射成电路，链接硬件数据流。软件通过流控制编译到数据流电路中
在这里插入图片描述

7. 默认接口

**
在这里插入图片描述

HLS高层次综合
08-01
kankanba
HLS设计步骤
qq_34134731的博客
03-08 3634
HLS设计步骤 1) HLS介绍 1. 什么是HLS High level synthesis, 能够将高级语言(C/C++)综合为HDL。 2. 为什么使用HLS 在算法层面,高级语言通常比HDL开发效率更高, 因此使用HLS可以大大加速原型验证。高级语言进行程序设计可以脱离硬件, HLS可以将项目的软件, 硬件开发分离, 更加灵活, 利于项目的管理。 2) 了解Vivado HLS的设计流程 ...
HLS(一)Vivado高层次综合概述
qq_42935931的博客
11-05 4179
目录1.什么是FPGA？1.1 简介1.2 架构1.3 FPGA并行方式与处理器对比2.硬件设计基本概念2.1 时钟频率2.2 延迟2.3 吞吐率2.4 存储布局3.高层次综合3.1 概述3.2 运算​3.3 条件语句3.3循环3.5 函数3.6 动态内存申请3.7 指针4.以计算为中心的算法5.以控制为中心的算法6. Vivado HLS中的仿真6.1 概述6.2 软件测试台6.3 代码覆盖率6.4 未初始化变量6.5 内存越界6.6 C-RTL 联合仿真6.7 C++仿真无法适用的情况7.多个程序的集成
【Vivado那些事儿】高层次综合技术（HLS）原理浅析
OpenFPGA的博客
12-25 4054
【Vivado那些事儿】高层次综合技术（HLS）原理浅析说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级...
Vivado HLS 程序优化（基础实例）（高级综合）（FPGA）
星智云图工作室（StarImagine Studio）
04-22 8522
 前言（本文基于赛灵思官方HLS文档UG871中的7.1节）：          在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。          Vivado HLS拥有自动优化的功能，试图最小化loop和function的latency，为了实现这一点，软件会在loop和function上并行执行尽可能多的操作（比如说，在function级别上，高级综合总是试图...
高层次综合hls例程
12-20
**高层次综合（High-Level Synthesis，HLS）**是一种先进的设计方法，它允许工程师使用类似于C、C++或SystemC等高级编程语言来设计硬件，而不是传统的Verilog或VHDL门级描述。HLS工具将这些高级语言的代码转换为可由...
HLS VIVADO 高层次综合教程
03-30
本教程的标题为“HLS VIVADO 高层次综合教程”，而描述则表明，通过跟随本教程的步骤进行学习，学习者将能够对HLS（高层次综合）有深入的理解。在标签方面，本教程与HLS、SDx、Vivado等关键词相关联。 首先，我们...
掌握HLS高层次综合教程：FPGA图像与AI项目
### HLS高层次综合基础 1. **高层次综合（HLS）的定义**： - HLS是一种将高级编程语言（如C/C++）编写的算法模型，通过综合工具转换成硬件描述语言（HDL），如Verilog或VHDL的自动化过程。 - HLS的目标是缩短设计...
Xilinx FPGA vivado HLS高层次综合
07-11
总之，Xilinx FPGA Vivado HLS高层次综合工具是一种强大的设计解决方案，它通过高层次语言综合技术极大地简化了FPGA的开发流程，并通过综合各种优化策略和分析工具，使得设计者能够高效地在FPGA上实现复杂的硬件逻辑...
高层次综合(HLS)熟了
IT人生
03-24 2877
<br />Synopsys收购了synfora, Xilinx收购了AutoESL, Mentor Graphics 有CatapultC<br />种种迹象都表明这些领跑者都在布局高层次综合领域。<br />High level synthesis / C-to-RTL的IC设计时代已经姗姗来迟！
vivado高层次综合手册
11-05
Chapter 1: High-Level Synthesis Introduction to C-Based FPGA Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Understanding Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Using Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Data Types for Efficient Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 Managing Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Design Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 RTL Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 Exporting the RTL Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 Chapter 2: High-Level Synthesis C Libraries Introduction to the Vivado HLS C Libraries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 Arbitrary Precision Data Types Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 HLS Stream Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 HLS Math Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 HLS Video Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236 HLS IP Libraries. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253 HLS Linear Algebra Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278 HLS DSP Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295 Chapter 3: High-Level Synthesis Coding Styles Introduction to Coding Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 Unsupported C Constructs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 C Test Bench. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312 Loops. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314 Arrays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324 Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333 Hardware Efficient C Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363 C++ Classes and Templates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382 Assertions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390 SystemC Synthesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393 Send Feedback High-Level Synthesis www.xilinx.com 5 UG902 (v2015.4) November 24, 2015 Chapter 4: High-Level Synthesis Reference Guide Command Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414 GUI Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484 Interface Synthesis Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488 AXI4-Lite Slave C Driver Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507 HLS Video Functions Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521 HLS Linear Algebra Library Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580 HLS DSP Library Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 589 C Arbitrary Precision Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605 C++ Arbitrary Precision Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619 C++ Arbitrary Precision Fixed-Point Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 638 Comparison of SystemC and Vivado HLS Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 662 Appendix A: Additional Resources and Legal Notices Xilinx Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 Solution Centers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 Training Resources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671 Please Read: Important Legal Notices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671
高层次综合（HLS）-简介
weixin_30680385的博客
10-14 1003
本文是关于Xilinx HLS的简单介绍，从HLS是什么以及HLS的优势出发，进一步阐述了其功能，并针对Xilinx官方的例子对其进行了分析。关键观点包括 HLS采用C/C++等高级语言描述功能，可以降低FPGA代码的开发时间 HLS的应用对象是硬件工程师，IP的架构设计依旧由工程师自行指定 Vivado HLS提供了一套较为完整的代码开发、性能分析和优化、C/RT...
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介
qq_42826337的博客
06-10 5233
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介 在RTL里，设计师不需要考虑怎么构造一个寄存器或怎样安置这些寄存器，而只需要考虑这些寄存器在设计中起到怎样的作用。EDA工具可以先把RTL转化成数电模型，再由模型转换成一个设备上的具体电路实施方案。所谓"方案"其实就是编译出的文件，这些文件可以用于规定某个自定义设备，也可以用于编程一些现有的设备，比如FPGA。 HLS则是在这基础上更高层...
HLS设计流程
wb3jdw58的博客
03-09 392
title:HLS 设计流程—实例 tags: vivado HLS grammar_cjkRuby: true 设计流程 HLS的流程 testbench很重要 每个工程可以有多个solution 每个solution都有自己的directives用来做优化C的综合 建议把directive单独写在directive file里面 可以创建一个新的solution，用于比较不同direc...
HLS最全知识库
OpenFPGA的博客
09-02 2940
HLS最全知识库副标题-FPGA高层次综合HLS(二)-Vitis HLS知识库高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。对于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将...
高层次综合(HLS)--简介
最新发布
qq_45803095的博客
07-23 1983
高层次综合(HLS)--介绍
Xilinx HLS流程步骤总结
tetefort的博客
02-08 1984
@[TOC]高层次综合HLS流程步骤总结 第一次写文，总结一下一年多以来在HLS写IP核的流程，太多坑，太多细节需要注意，软件本身也有很多BUG，然而教学视频并不会讲，都是自己把坑一个个填上。。。 目前使用的是Vivado 2019.1和2019.2版本，编程语言是C，使用目的是生成IP核。(如果要在system generator里使用的，最后的步骤可以忽略。) HLS总共分为四个阶段： C仿真 优化综合 (先优化后综合） C/RTL联合仿真 生成IP核 在Vivado HLS的软件界面上，每个阶段
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值