- 博客(2)
- 收藏
- 关注
原创 Vivado Objects的解释
介绍了 Xilinx 中 sch 的基本结构的实际名称,例如 LUT、BRAM、FIFO 等都可以是 cell,而 cell 的 input/output 管脚称为 pin,工程中顶层的 IO 为 port,其中相互连接的是 net,驱动这些 cell 的是 clock,而实际上这些资源都是分布在 bank 和 package_pin 中。
2023-07-25 10:16:42 260
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人