FPGA学习笔记
文章平均质量分 95
xingzi7880
这个作者很懒,什么都没留下…
展开
-
Vivado Objects的解释
介绍了 Xilinx 中 sch 的基本结构的实际名称,例如 LUT、BRAM、FIFO 等都可以是 cell,而 cell 的 input/output 管脚称为 pin,工程中顶层的 IO 为 port,其中相互连接的是 net,驱动这些 cell 的是 clock,而实际上这些资源都是分布在 bank 和 package_pin 中。原创 2023-07-25 10:16:42 · 234 阅读 · 0 评论 -
有符号数、无符号数概念以及各类截位方式
有符号、无符号数概念、计算原理、截位方式以及部分代码原创 2023-07-22 15:32:08 · 2080 阅读 · 1 评论