MII接口及应用

MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。

MII接口：

RXD(Receive Data)[3:0]：数据接收信号，共4根信号线；

TX_ER(Transmit Error)：  发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。对于10Mbps速率下，TX_ER不起作用；

RX_ER(Receive Error)：  接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。对于10Mbps速率下，RX_ER不起作用；

TX_EN(Transmit Enable)： 发送使能信号，只有在TX_EN有效期内传的数据才有效；

RX_DV(Reveive Data Valid)： 接收数据有效信号，作用类型于发送通道的TX_EN；

TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。

RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。RX_CLK也是由PHY侧提供的。

CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；

COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。

MII接口一共有16根线

Tx_CLK/Rx_CLK：分别是Tx和Rx的时钟信号。他们都是由PHY驱动的。

TxD[0...3]/RxD[0...3]：分别是Tx和Rx的数据传输线。TxD是控制器驱动，RxD是PHY驱动。

Tx_EN/RX_DV：分别是Tx和Rx的开关。这两根线都是PHY驱动。（事实上，虽然很多文档都讲Tx_EN是PHY驱动的；但在实现时，Tx_EN是由控制器来设定的，也就是控制器驱动的）。只有在Tx_EN有效时，TxD才会被PHY接收；只有在Rx_DV有效时，RxD才会被控制器接收。
Tx_ER/Rx_ER：分别是Tx和Rx的报错线。这两根线都是PHY驱动。即使是在Tx_EN或Rx_DV期间，只要此两根线有效，则出错的那个周期所传数据无效。10Mb以太网传输时，ER信号不影响正常传输，若不使用ER线，需将其接地。

CRS/COL：监听介质是否空闲/监听是否有冲突发生。这两根线都是由PHY驱动，并且只在半双工模式下有效。

另外需加上，MII接口的Management Interface：MDC和MDIO。通过它，控制芯片可以访问PHY的寄存器（前面100M物理层芯片中介绍的寄存器组，但不仅限于100M物理层芯片，10M物理层芯片也可以拥有这些寄存器），并通过这些寄存器来对物理层芯片进行控制和管理。

MDC：管理接口的时钟。它是由控制器驱动，与TX_CLK和RX_CLK无任何关系。

MDIO：用来传送MAC层的控制信息和物理层的状态信息。它是一根双向的数据线。因MDIO在某个时钟周期内会空闲，呈高阻状态，故使用时须将其上拉。

加上这两根线，一共有18根线。事实上，一个控制器，可以通过Management Interface来管理32个PHY。即，MDC和MDIO是可以复用的。

详解MDC、MDIO

之前一直困惑switch芯片是怎么挂到router上去的， 把MDC和MDIO可以接32个PHY这个事实给忽略了。正好这次调试PHY，所以找了个GPIO驱动MDC，MDIO的驱动来搞搞清楚它到底怎么工作的。

介绍这个驱动的原文在这里：  /Files/pied/一个用GPIO口模拟MDC_MDIO的驱动.pdf

但是看过之后觉得不是自己想要的，又找来找去，最后找到802.3的协议书，还有lattice的应用文档《Accessing Control Registers through the MDIO bus》 ，ksz8021rnl的reference manul。综合一下，有下面收获：

MAC主要是通过MDIO（以MDC为时钟）来读写PHY的寄存器，MDIO上数据帧的格式如下：

 

 数据开始前，会发32个1，然后数据开始时先发一个0，然后恢复到1；接下来两bit，10是读，01是写；紧接着的5位是PHY地址；下面5位是寄存器地址；接下来两位的话，我的理解是，如果是读，它用一个时钟的时间转到另一个方向（前面的命令式MAC->PHY，后面的data是PHY->MAC）；接下来是16位的数据；空闲时线上为高阻。

时序图就不贴了，根据器件不一样会有些差别。值得注意的是，当一个MAC挂多个PHY的时候，要留意因为fan-out，MDC和MDIO的输出被加到很大，802.3上写如果是32个PHY，MDC的负载电容会达到320pF，MDIO的会达到470pF。

MDIO的帧格式介绍了，其实还没完，里面PHY add 和REG add不介绍下貌似过意不去。

关于PHY Add， PHY不同，会有不同设置。AR8032是在RX[3...1]上的strapping，ksz8021rnl的地址取决于引脚PHYAD[1:0]上的strapping，int6400的工作在PHY模式下时地址为引脚MD_A[4:3] 上的strapping。

而PHY register也有不同。下面是两个不同的PHY Register。

 

这张来自802.3-2008_section2。

 

SMII接口：

SMII即Serial MII，串行MII的意思，跟RMII相比，连线进一步减少到4根；

TXD：发送数据信号，位宽为1；

RXD：接收数据信号，位宽为1；

SYNC：收发数据同步信号，每10个时钟周期置1次高电平，指示同步。

CLK_REF：所有端口共用的一个参考时钟，频率为125MHz，为什么100Mbps速率要用125MHz时钟？因为在每8位数据中会插入2位控制信号，请看下面介绍。

 TXD/RXD以10比特为一组，以SYNC为高电平来指示一组数据的开始，在SYNC变高后的10个时钟周期内，TXD上依次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义与MII接口中的相同；RXD上依次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与RX_DV有关，当RX_DV为有效时(高电平)，RXD[7:0]上传输的是物理层接收的数据。当RX_DV为无效时(低电平)，RXD[7:0]上传输的是物理层的状态信息数据。见下表：

当速率为10Mbps时，每一组数据要重复10次，MAC/PHY芯片每10个周期采样一次。

MAC/PHY芯片在接收到数据后会进行串/并转换。

 

SSMII接口：

SSMII即Serial Sync MII，叫串行同步接口，跟SMII接口很类似，只是收发使用独立的参考时钟和同步时钟，不再像SMII那样收发共用参考时钟和同步时钟，传输距离比SMII更远。

 

SSSMII接口：

SSSMII即Source Sync Serial MII，叫源同步串行MII接口，SSSMII与SSMII的区别在于参考时钟和同步时钟的方向，SSMII的TX/RX参考时钟和同步时钟都是由PHY芯片提供的，而SSSMII的TX参考时钟和同步时钟是由MAC芯片提供的，RX参考时钟和同步时钟是由PHY芯片提供的，所以顾名思义叫源同步串行。

 

 

GMII接口：

与MII接口相比，GMII的数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。

在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK是不同的，MII接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。两者方向不一样。

在实际应用中，绝大多数GMII接口都是兼容MII接口的，所以，一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII模式时，使用TX_CLK和8根数据线中的4根。

 

RGMII接口：

RGMII即Reduced GMII，是RGMII的简化版本，将接口信号线数量从24根减少到14根(COL/CRS端口状态指示信号，这里没有画出)，时钟频率仍旧为125MHz，TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上升沿发送GMII接口中的TXD[3:0]/RXD[3:0]，在参考时钟的下降沿发送GMII接口中的TXD[7:4]/RXD[7:4]。RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。

TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。

 

SGMII接口：

SGMII即Serial GMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK由PHY提供，是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。收发都可以从数据中恢复出时钟。

在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER 两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER 两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2.

其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取，关于8B/10B变换知识，我后续会单独介绍。