MII 接口类型

最新推荐文章于 2024-03-06 19:44:48 发布

行舟人

最新推荐文章于 2024-03-06 19:44:48 发布

阅读量590

点赞数 1

文章标签： MII

简介

MII 是英文Medium Independent Interface 的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC 层和PHY 层之间，MII 接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI 等。下面对它们进行一一介绍。

MII接口：

TXD(Transmit Data)[3:0]：数据发送信号，共4 根信号线；
RXD(Receive Data)[3:0]：数据接收信号，共4 根信号线；
TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示
TX_ER 有效期内传输的数据无效。对于10Mbps 速率下，TX_ER 不起作用；
RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示
RX_ER 有效期内传输的数据无效。对于10Mbps 速率下，RX_ER 不起作用；
TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN 有效期内传的数据才有效；
RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；
TX_CLK：发送参考时钟，100Mbps 速率下，时钟频率为25MHz，10Mbps 速率下，时钟频率为2.5MHz。注意，TX_CLK 时钟的方向是从PHY 侧指向MAC 侧的，因此此时钟是由PHY 提供的。
RX_CLK：接收数据参考时钟，100Mbps 速率下，时钟频率为25MHz，10Mbps 速率下，时钟频率为2.5MHz。RX_CLK 也是由PHY 侧提供的。
CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输， CRS 就有效，另外，CRS 只有PHY 在半双工模式下有效；
COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY 在半双工模式下有效。
MII 接口一共有16 根线。

RMII接口：

RMII 即Reduced MII，是MII 的简化板，连线数量由MII 的16 根减少为8 根。
TXD[1:0]：数据发送信号线，数据位宽为2，是MII 接口的一半；
RXD[1:0]：数据接收信号线，数据位宽为2，是MII 接口的一半；
TX_EN(Transmit Enable)：数据发送使能信号，与MII 接口中的该信号线功能一样；
RX_ER(Receive Error)：数据接收错误提示信号，与MII 接口中的该信号线功能一样；
CLK_REF：是由外部时钟源提供的50MHz 参考时钟，与MII 接口不同，MII 接口中的接收时钟和发送时钟是分开的，而且都是由PHY 芯片提供给MAC 芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在PHY 层芯片内的数据接收部分需要设计一个FIFO，用来协调两个不同的时钟,在发送接收的数据时提供缓冲。PHY 层芯片的发送部分则不需要FIFO，它直接将接收到的数据发送到MAC 就可以了。
CRS_DV：此信号是由MII 接口中的RX_DV 和CRS 两个信号合并而成。当介质不空闲时，CRS_DV 和RE_CLK 相异步的方式给出。当CRS 比RX_DV 早结束时(即载波消失而队列中还有数据要传输时)，就会出现CRS_DV 在半位元组的边界以5MHz/2.5MHz 的频率在0、1 之间的来回切换。因此，MAC 能够从CRS_DV 中精确的恢复出RX_DV 和CRS。在100Mbps 速率时，TX/RX 每个时钟周期采样一个数据；在10Mbps 速率时，TX/RX 每隔10 个周期采样一个数据，因而TX/RX 数据需要在数据线上保留10 个周期，相当于一个数据发送10 次。

当PHY 层芯片收到有效的载波信号后，CRS_DV 信号变为有效，此时如果FIFO 中还没有数据，则它会发送出全0 的数据给MAC，然后当FIFO 中填入有效的数据帧，数据帧的开头是“101010---”交叉的前导码，当数据中出现“01”的比特时，代表正式数据传输开始，MAC 芯片检测到这一变化，从而开始接收数据。

当外部载波信号消失后，CRS_DV 会变为无效，但如果FIFO 中还有数据要发送时，CRS_DV在下一周期又会变为有效，然后再无效再有效，直到FIFO 中数据发送完为止。在接收过程中如果出现无效的载波信号或者无效的数据编码，则RX_ER 会变为有效，表示物理层芯片接收出错。

SMII接口：

SMII 即Serial MII，串行MII 的意思，跟RMII 相比，连线进一步减少到4根；

TXD：发送数据信号，位宽为1；
RXD：接收数据信号，位宽为1；
SYNC：收发数据同步信号，每10 个时钟周期置1 次高电平，指示同步。
CLK_REF：所有端口共用的一个参考时钟，频率为125MHz，为什么100Mbps 速率要用125MHz 时钟？因为在每8 位数据中会插入2 位控制信号，请看下面介绍。

TXD/RXD 以10 比特为一组，以SYNC 为高电平来指示一组数据的开始，在SYNC 变高后的10 个时钟周期内，TXD 上依次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义与MII 接口中的相同；RXD 上依次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与RX_DV 有关，当RX_DV 为有效时(高电平)，RXD[7:0]上传输的是物理层接收的数据。当RX_DV 为无效时(低电平)，RXD[7:0]上传输的是物理层的状态信息数据。见下表：

当速率为10Mbps 时，每一组数据要重复10 次，MAC/PHY 芯片每10 个周期采样一次。MAC/PHY 芯片在接收到数据后会进行串/并转换。

SSMII接口：

SSMII 即Serial Sync MII，叫串行同步接口，跟SMII 接口很类似，只是收发使用独立的参考时钟和同步时钟，不再像SMII 那样收发共用参考时钟和同步时钟，传输距离比SMII 更远。

SSSMII接口：

SSSMII 即Source Sync Serial MII，叫源同步串行MII 接口，SSSMII 与SSMII 的区别在于参考时钟和同步时钟的方向，SSMII 的TX/RX 参考时钟和同步时钟都是由PHY 芯片提供的，而SSSMII 的TX 参考时钟和同步时钟是由MAC 芯片提供的，RX 参考时钟和同步时钟是由PHY 芯片提供的，所以顾名思义叫源同步串行。

GMII接口：

与MII 接口相比，GMII 的数据宽度由4 位变为8 位，GMII 接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS 和COL 的作用同MII 接口中的一样，发送参考时钟GTX_CLK 和接收参考时钟RX_CLK 的频率均为125MHz(1000Mbps/8=125MHz)。

在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK 是不同的，MII 接口中的TX_CLK 是由PHY 芯片提供给MAC芯片的，而GMII 接口中的GTX_CLK 是由MAC 芯片提供给PHY 芯片的。两者方向不一样。

在实际应用中，绝大多数GMII 接口都是兼容MII 接口的，所以，一般的GMII 接口都有两个发送参考时钟：TX_CLK 和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII 模式时，使用TX_CLK 和8 根数据线中的4根。

RGMII接口：

RGMII 即Reduced GMII，是RGMII 的简化版本，将接口信号线数量从24根减少到14 根(COL/CRS 端口状态指示信号，这里没有画出)，时钟频率仍旧为125MHz，TX/RX 数据宽度从8 为变为4 位，为了保持1000Mbps 的传输速率不变，RGMII 接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上升沿发送GMII 接口中的TXD[3:0]/RXD[3:0]，在参考时钟的下降沿发送GMII 接口中
的TXD[7:4]/RXD[7:4]。RGMI 同时也兼容100Mbps 和10Mbps 两种速率，此时参考时钟速率分别为25MHz 和2.5MHz。

TX_EN 信号线上传送TX_EN 和TX_ER 两种信息，在TX_CLK 的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV 信号线上也传送RX_DV和RX_ER 两种信息，在RX_CLK 的上升沿发送RX_DV，下降沿发送RX_ER。

SGMII接口：

SGMII 即Serial GMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK 由PHY 提供，是可选的，主要用于MAC 侧没有时钟的情况，一般情况下，RX_CLK 不使用。收发都可以从数据中恢复出时钟。

在TXD 发送的串行数据中，每8 比特数据会插入TX_EN/TX_ER 两比特控制信息，同样，在RXD 接收数据中，每8 比特数据会插入RX_DV/RX_ER 两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2.

其实，大多数MAC 芯片的SGMII 接口都可以配置成SerDes 接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY 层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII 接口不同，SGMII 接口速率被提高到1.25Gbps 是因为插入了控制信息，而SerDes 端口速率被提高是因为进行了8B/10B 变换，本来8B/10B 变换是PHY 芯片的工作，在SerDes 接口中，因为外面不接PHY 芯片，此时8B/10B 变换在MAC 芯片中完成了。8B/10B 变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取。

TBI接口：

TBI 即Ten Bit Interface 的意思，接口数据位宽由GMII 接口的8 位增加到10 位，其实，TBI 接口跟GMII 接口的差别不是很大，多出来的2 位数据主要是因为在TBI 接口下，MAC 芯片在将数据发给PHY 芯片之前进行了8B/10B 变换(8B/10B 变换本是在PHY 芯片中完成的，前面已经说过了)，另外，RX_CLK+/-是从接收数据中恢复出来的半频时钟，频率为62.5MHz，RX_CLK+/-不是差分信号，而是两个独立的信号，两者之间有180 度的相位差，在这两个时钟的上升沿都采样数据。RX_CLK+/-也叫伪差分信号。除掉上面说到的之外，剩下的信号都跟GMII 接口中的相同。

大多数芯片的TBI 接口和GMII 接口兼容。在用作TBI 接口时，CRS 和COL一般不用。

RTBI接口：

RTBI 即Reduced TBI，简化版TBI，接口数据位宽为5bit，时钟频率为125MHz，在时钟的上升沿和下降沿都采样数据，同RGMII 接口一样，TX_EN线上会传送TX_EN 和TX_ER 两种信息，在时钟的上升沿传TX_EN，下降沿传TX_ER；RX_DV 线上传送RX_DV 和RX_ER 两种信息，在RX_CLK 上升沿传RX_DV，下降沿传RX_ER。

万兆以太网接口的端口速率为10Gbps，主要有XGMII 和XAUI 两种，另外还有HIGIG，不过HIGIG 是Broadcom 公司的私有标准。

XGMII接口：

TXD[31:0]：数据发送通道，32 位并行数据。
RXD[31:0]：数据接收通道，32 位并行数据。
TXC[3:0]：发送通道控制信号，TXC=0 时，表示TXD 上传输的是数据；TXC=1时，表示TXD 上传输的是控制字符。TXC[3:0]分别对应TXD[31:24], TXD[23:16],TXD[15:8], TXD[7:0]。
RXC[3:0]：接收通道控制信号，RXC=0 时，表示RXD 上传输的是数据；RXC=1时，表示RXD 上传输的是控制字符。RXC[3:0]分别对应RXD[31:24], RXD[23:16],RXD[15:8], RXD[7:0]。
TX_CLK：TXD 和TXC 的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。156.25MHz * 2 * 32 = 10Gbps 。
RX_CLK：RXD 和RXC 的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。

XGMII 接口共74 根连线，单端信号，采用HSTL/SSTL_2 逻辑，端口电压1.5V/2.5V，由于SSTL_2 的端口电压高，功耗大，现在已很少使用。HSTL 即High Speed Transceiver Logic ，高速发送逻辑的意思。SSTL，即Stub SeriesTerminated Logic，短路终止逻辑，主要用于高速内存接口，SSTL 目前存在两种标准，SSTL_3 是3.3V 标准；SSTL_2 是2.5V 标准。

XAUI接口：

由于受电气特性的影响，XGMII 接口的PCB 走线最大传输距离仅有7cm，并且XGMII 接口的连线数量太多，给实际应用带来不便，因此，在实际应用中，XGMII接口通常被XAUI 接口代替，XAUI 即10 Gigabit attachment unit interface，10G附属单元接口，XAUI 在XGMII 的基础上实现了XGMII 接口的物理距离扩展，将PCB 走线的传输距离增加到50cm，使背板走线成为可能。
源端XGMII 把收发32 位宽度数据流分为4 个独立的lane 通道，每个lane 通道对应一个字节，经XGXS(XGMII Extender Sublayer)完成8B/10B 编码后，将4 个lane 分别对应XAUI 的4 个独立通道，XAUI 端口速率为：2.5Gbps * 1.25 * 4＝12.5Gbps。

在发送端的XGXS 模块中，将TXD[31:0]/ RXD[31:0],TXC[3:0]/ RXC[3:0],TX_CLK/ RX_CLK 转换成串行数据从TX Lane[3:0]/ RX Lane[3:0]中发出去，在接收端的XGXS 模块中，串行数据被转换成并行，并且进行时钟恢复和补偿，完成时钟去抖，经过5B/4B 解码后，重新聚合成XGMII。

XAUI 接口采用差分线，收发各四对，CML 逻辑，AC 耦合方式，耦合电容在10nF~100nF 之间。

XAUI 接口可以直接接光模块，如XENPAK/X2 等。也可以转换成一路10G 信号XFI，接XFP/SFP+等。

有些芯片不支持XAUI 接口，只支持XGMII 接口，这时可以用专门的芯片进行XGMII到 XAUI 接口转换，如BCM8011 等。