- 博客(3)
- 收藏
- 关注
RSS订阅原创 vivado中时钟ip核的调用
时钟ip核（MMCM PPL），MMCM（混合模式时钟管理）和PPL（锁相环）是FPGA内部的时钟资源。BUFG:全局时钟缓冲器（到达任何时钟区域，可以通过HROW到达时钟区域内部的每个逻辑单元）。作用：对时钟网络进行一个系统级的时钟管理和偏斜控制，具有时钟倍频、分频、相位偏移等功能。BUFIO：I/O时钟缓存器，只能作用于I/O的时钟区域，不能在内部逻辑使用。水平方向贯穿每个时钟区域的中心区域，从而将时钟区域分为上下一致的两部分。BUFH：水平时钟缓存器，只能通过HROW在左右相邻的时钟域进行工作。
2023-07-11 11:29:31
1768
原创 VIVADO中的error报错合集及解决方法
针对少字母的问题，如何找出出错的位置，在sim\behav\xsim中的xvlog.log中查出错误所在位置进行修改即可。解决方法：错误原因为仿真代码敲错，少敲个字母，或者例化没给名称。
2023-06-30 21:26:35
5494
原创 vivado中ILA核的调用
4）两个选项，Global和out of context per ip，Global是每次综合工程时都需要重新综合一边所调用ILA模块，out of context per ip只综合一次就行。通过探针（probe）来实时抓取FPGA有内部数字信号的波形，用以发现逻辑上的错误。3）选取 ILA（Intergrated Logic Analyzer）双击。1）在vivado中打开ip核目录（IP Catalog）5）将ILA的例化模块添加到我们的模块中，修改例化代码。2）在search栏中输入ILA。
2023-06-23 12:54:53
889
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人