Heaven_xue的博客

原创 Verilog基本格式规范说明

Verilog基本格式规范说明Verilog命名规范与格式说明Verilog语言并没有固定的命名规范与编写格式，每个人根据自己的喜好而定就行了，我自己比较喜欢下面规范与格式。这里先写一部分，后面如果有补充的在加上。Verilog命名规范：1、所有输入端口以大写I加下划线开始，然后后面内容的一律用小写，信号比较长的话，后面的小写用下划线隔开。如：input I_clk;input I_led_mode;如果输入端口低电平有效的话就在末尾加下划线和小写n，如：input I_rst_n;2、所