【AMBA】AHB-Lite总线协议

最新推荐文章于 2023-06-18 23:42:34 发布
最新推荐文章于 2023-06-18 23:42:34 发布
阅读量1.7k 收藏 36
点赞数 8
分类专栏： 总线 文章标签： 嵌入式硬件 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xulu1588/article/details/129353012
版权

文章目录

1. 基本结构

AHB-Lite总体结构
AHB-Lite的主要组成部分为：
（1）Master
（2）Slave
（3）Address Decoder
（4）slave-to-master multiplexor

(1) Master

在这里插入图片描述

(2) slave

在这里插入图片描述

(3) Address decoding

在这里插入图片描述

(4) slave-to-master multiplexor

在这里插入图片描述

2. 信号时序

AHB-Lite的一次传输，信号时序分为两步：
（1）Address Phase：Master发送地址和控制信号
（2）Data Phase：Master发送写数据/Slave发送读数据
其中，Address Phase不可主动被扩展，通常为一个cycle（不能通过拉低hready来扩展Address Phase）；Data Phase可以主动扩展（slave通过拉低hready扩展Data Phase）

(1) 基本时序

AHB-Lite基本时序
基本操作为：
（1）在HCLK第一个上升沿，Master发送地址和控制信号
（2）Slave在第二个时钟上升沿采样地址和控制信号
（3）Slave采样了地址和控制信号后，驱动相应的HREADY电平。在第三个时钟周期Master采样相应的HREADY信号

读时序：
（1）在第一个时钟上升沿，Master发送地址和控制信号，HWRITE为低
（2）在第二个时钟上升沿，Master采样HREADY为高，进入Data Phase阶段
（3）在第三个时钟上升沿，Master采样HREADY为高，读出数据HRDATA，传输完成

写时序：
（1）在第一个时钟上升沿，Master发送地址和控制信号，HWRITE为高
（2）在第二个时钟上升沿，Master采样HREADY为高，进入Data Phase阶段，Master发送写数据HWDATA
（3）在第三个时钟上升沿，Master采样HREADY为高，传输完成

(2) wait state

AHB-Lite wait state时序
读时序：
（1）在第一个时钟上升沿，Master发送地址和控制信号，HWRITE为低
（2）在第二个时钟上升沿，Master采样HREADY为高，进入Data Phase阶段，slave将HREADY拉低
（3）在第三个时钟上升沿，Master采样HREADY为低，扩展Data Phase
（4）在第四个时钟上升沿，Master采样HREADY为低，扩展Data Phase
（5）在第五个时钟上升沿，Master采样HREADY为高，读出数据HRDATA，传输完成

写时序：
（1）在第一个时钟上升沿，Master发送地址和控制信号，HWRITE为高
（2）在第二个时钟上升沿，Master采样HREADY为高，进入Data Phase阶段并发送写数据HWDATA
（3）在第三个时钟上升沿，Master采样HREADY为低，扩展Data Phase
（4）在第四个时钟上升沿，Master采样HREADY为高，传输完成

备注：
（1）此处Address A是wait state
（2）写操作—在扩展周期保持数据不变；读操作—在扩展周期不提供有效数据，直到传输快结束时才给出有效数据

3. 基本信号

信号含义所属组
HCLK时钟信号，所有输入信号都在hclk上升沿进行全局信号
HRESETn复位信号，低电平有效
注：复位master时，需要保证此时HTRANS=idle
复位slave时需要保证HREADYOUT=high		全局信号
HADDR[31:032bit地址总线master output
HBURST[2:0]该信号表明传输的burst类型master output
HMASTLOCK当为高时，该信号表明当前传输为锁定序列的一部分master output
HPROT[3:0]该信号表明当前传输的privileged mode access、user mode access、opcode fetch、data accessmaster output
HSIZE[2:0]表明传输的大小，通常为byte、halfword、wordmaster output
HTRANS[1:0]传输类型，分为：IDLE/BUSY/NONSEQ/SEQmaster output
HWDATA[31:0]master给slave的写数据master output
HWRITE指明传输方向。当hwrite为高时，表示写；当hwrite为低时，表示读master output
HRDATA[31:0]slave返回master的读数据slave output
HREADYOUT当该信号为高时，表示该次传输完成slave output
HRESP该信号为高时，表示此次传输为OKAY；
当该信号为低时，表示此次传输为ERROR		slave output
HSELxslave的片选信号slave input
HREADY当该信号为高时，表示之前的传输已经完成master input & slave input

(1) Transfer types

HTRANS[1:0]传输类型描述
2’b00IDLEIDLE态表示不需要数据传输。当Master不想进行数据传输时，可以发送该传输状态。Slave忽略IDLE传输态，返回一个零延时的okay hresp
2’b01BUSYBUSY态使得Master在burst传输中间插入idle(即burst中间暂停传输) 。该传输态表明Master正在进行burst操作，但是下一次操作还未开始。当Master使用BUSY传输态时，地址和控制信号反应和下一次burst传输信息保持一致。Slave忽略BUSY态，返回一个零延时的okay hresp
2’b10NONSEQ该传输态表示单次传输或者是burst传输的起始。地址和控制信号与之前的传输无关
2’b11SEQ该传输态表示burst传输。地址和控制信号与之前的传输相关，地址依次递增（hsize定义的递增大小）
注：地址的递增分为incr和wrap，见后面

信号时序

Transfer type

基本操作：
（1）T0-T1：NONSEQ传输态开始一次读取操作，为burst操作的第一拍
（2）T1-T2：Master插入BUSY态，延迟burst操作的第二拍，同时Slave提供第一拍的读数据
（3）T2-T3：Master开始burst传输的第二拍，传输态为SEQ，同时master忽略hrdata(BUSY态读回的数据，Master忽略掉)
（4）T3-T4：Master继续传输第三拍，Slave提供第二拍的hrdata
（5）T4-T5：Master传输第四拍，Slave将hready拉低，插入wait state
（6）T5-T6：Slave提供第三拍hrdata
（7）T6-T7：Slave提供第四拍hrdata

(2) Transfer size

HSIZEsize(bits)描述
3’b0008Byte
3’b00116Halfword
3’b01032Word
3’b01164Doubleword
3’b1001284-word line
3’b1012568-word line
3’b110512-
3’b1111024-

注：（1）HSIZE定义的传输大小必须要小于等于数据宽度
   （2）联合HSZIE和HBURST，可以定义wrapping bursts的地址边界
   （3）HSIZE和HADDR有完全相同的时序，在burst transfer中保持常数

(3) Burst operation

HBURST[2:0]TypeDescription
3’b000SINGLESingle burst
3’b001INCRIncrementing burst of undefined length
3’b010WRAP44-beat wrapping burst
3’b011INCR44-beat incrementing burst
3’b100WRAP88-beat wrapping burst
3’b101INCR88-beat incrementing burst
3’b110WRAP1616-beat wrapping burst
3’b111INCR1616-beat wrapping burst

注：（1）Master发送的burst操作最大不能超过1KB
  （2）地址边界=the number of beats in a burst * the size of the transfer，其中beats的大小由HBURST控制，传输带下由HSIZE控制

时序信号

(1) Four-beat wrapping burst，WRAP4

WRAP4
基本操作：

HBURST=WRAP4：burst four-beat
HSIZE=Word：地址递增值为0x4
地址边界：4-beat *word=16byte

T0-T1：NONSEQ传输态开始一次写传输，地址为0x38；为burst传输的第一beat
T1-T2：SEQ传输态继续burst传输的第二beat，地址递增为0x3C；同时Slave拉低0x38的HREADY，扩展0x38的Data Phase
T2-T3：0x38的传输完毕
T3-T4：SEQ传输态继续burst传输的第三beat，地址递增为0x30（WARP4对齐16byte边界）；同时0x3C完成传输
T4-T5：SEQ传输态继续burst传输的第四beat，地址递增为0x34；同时0x30完成传输
T5-T6：0x34传输完毕

(2) Four-beat incrementing burst，INCR4

INCR4
基本操作：

HBURST=INCR4：burst four-beat
HSIZE=Word：地址递增值为0x4
因为是incrementing burst，因此到达16byte地址边界后继续增加

T0-T1：NONSEQ传输态开始一次读传输，地址为0x38；为burst传输的第一beat
T1-T2：SEQ传输态继续burst传输的第二beat，地址递增为0x3C；同时Slave拉低0x38的HREADY，扩展0x38的Data Phase
T2-T3：HREADY为高，Slave给出0x38的读数据
T3-T4：SEQ传输态继续burst传输的第三beat，地址递增为0x40（INCR4，地址递增跨过16byte边界）；同时Slave给出0x3C的读数据
T4-T5：SEQ传输态继续burst传输的第四beat，地址递增为0x44；同时Slave给出0x40的读数据
T5-T6：Slave给出0x44的读数据

(3) Eight-beat wrapping burst，WRAP8

WRAP8
基本操作：

HBURST=WRAP8：burst eight-beat
HSIZE=Word：地址递增值为0x4
地址边界：8-beat *word=32byte

T0-T1：NONSEQ传输态开始一次读传输，地址为0x34；为burst传输的第一beat
T1-T2：SEQ传输态继续burst传输的第二beat，地址递增为0x38；同时Slave给出0x34的读数据
T2-T3：SEQ传输态继续burst传输的第三beat，地址递增为0x3C；同时Slave给出0x38的读数据
T3-T4：SEQ传输态继续burst传输的第四beat，地址递增为0x20（WARP8对齐32byte边界）；同时Slave给出0x3C的读数据
T4-T5：SEQ传输态继续burst传输的第五beat，地址递增为0x24；同时Slave给出0x20的读数据
T5-T6：SEQ传输态继续burst传输的第六beat，地址递增为0x28；同时Slave给出0x24的读数据
T6-T7：SEQ传输态继续burst传输的第七beat，地址递增为0x2C；同时Slave给出0x28的读数据
T7-T8：SEQ传输态继续burst传输的第八beat，地址递增为0x30；同时Slave给出0x2C的读数据
T8-T9：Slave给出0x30的读数据

(4) Eight-beat incrementing burst，INCR8

INCR8

HBURST=INCR8：burst eight-beat
HSIZE=Halfword：地址递增值为0x2
因为是incrementing burst，因此到达16byte地址边界后，地址继续增加

T0-T1：NONSEQ传输态开始一次读传输，地址为0x34；为burst传输的第一beat
T1-T2：SEQ传输态继续burst传输的第二beat，地址递增为0x36；同时Slave给出0x34的读数据
T2-T3：SEQ传输态继续burst传输的第三beat，地址递增为0x38；同时Slave给出0x36的读数据
T3-T4：SEQ传输态继续burst传输的第四beat，地址递增为0x3A；同时Slave给出0x38的读数据
T4-T5：SEQ传输态继续burst传输的第五beat，地址递增为0x3C；同时Slave给出0x3A的读数据
T5-T6：SEQ传输态继续burst传输的第六beat，地址递增为0x3E；同时Slave给出0x3C的读数据
T6-T7：SEQ传输态继续burst传输的第七beat，地址递增为0x40（INCR8，地址递增跨过16byte边界）；同时Slave给出0x3E的读数据
T7-T8：SEQ传输态继续burst传输的第八beat，地址递增为0x42；同时Slave给出0x40的读数据
T8-T9：Slave给出0x42的读数据

(4) Slave Response Signaling

Master发起一次transfer后，Slave控制该transfer如何工作。Master发起一次transfer之后，不能取消该transfer。Slave通过HRESP来反映transfer状态。

HRESPResponseDescription
0OKAY成功完成传输/扩展周期
注：HREADY表明该次传输是完成还是等待（wait state）
1ERROR传输过程中发生错误
注：Error response需要两个周期，在第二个周期HREADY为高

Transfer Response是由HRESP和HREADY组合完成的，组合行为
在这里插入图片描述
也就是说，Slave反应transfer的状态有三种方式
（1）立即完成（HREADY为高，HRESP为OKAY）
（2）插入一个或者多个wait states，等待完成（HREADY为低，HRESP为OKAY）
（3）返回error

Transfer done

HREADY为高(高电平)，HRESP为OKAY(低电平)

Transfer pending

HREADY为低(低电平)，HRESP为OKAY(低电平)
注：推荐Slave插入的wait state不超过16

Transfer Error

OKAY response一般在一个周期给出，Error response在两个周期给出。
第一个周期：HREADY为低(低电平)，HRESP为ERROR(高电平)
第二个周期：HREADY为高(高电平)，HRESP为ERROR(高电平)

Error response需要两个周期的原因是因为AHB-Lite总线的二级流水特性。当Slave开始返回一个ERROR响应的时候，Master已经发送了下一次transfer的地址。因此two-cycle error response使得Master在第二周期时将HTRANS设置为IDLE，Slave对IDLE态响应OKAY。
ERROR response
T0-T1：HREADY为高，HRESP为OKAY，传输完成
T1-T2：HREADY为低，HRESP为OKAY，传输等待（地址A的等待）
T2-T3：HREADY为低，HRESP为ERROR，传输失败，Error response的第一个周期（地址A写失败）
T3-T4：HREADY为高，HRESP为ERROR，传输失败，Error response的第二个周期（地址A写失败）
      Master将HTRANS设置为IDLE，地址B(Address Phase在T2处采样)的传输操作被取消
T4-T5：HREADY为高，HRESP为OKAY，传输完成（Slave对IDLE态不进行处理）

(5) Waited transfer

当Slave需要更多时间提供和采样数据时，使用Hready插入wait state。处于wait state状态时，master只能改变传输类型和地址。

Transfer type changes during wait states

当传输处于wait state时，Master只能在以下几种情况改变传输类型
  1.IDLE transfer
  2.BUSY transfer，fixed length burst
  3.BUSY transfer，undefined length burst

IDLE transfer

当传输处于wait state时，Master被允许将传输类型从IDLE更改为NONSEQ。当传输类型更改为NONSEQ，除非HREADY为高且Transfer不再处于wait state状态，否则Master不能再更改传输类型。
IDLE transfer

T0-T1：Master对地址A发起一次Single burst
T1-T2：Master对地址Y插入IDLE状态，Slave插入wait state(HREADY=LOW)
      此次wait state是地址A的状态
T2-T3：Master对地址Z插入IDLE状态
T3-T4：Master将传输状态更改为NONSEQ，并对地址B发起INCR4 burst操作
T4-T5：HREADY=LOW，传输处于wait state状态，Master不能更改HTRANS，将HTRANS保持为NONSEQ
T5-T6：HREADY=HIGH，Slave返回地址A的读数据DATA(A)，Master开始INCR4传输的第一拍
T6-T7：HREADY=HIGH，Slave返回地址B的读数据DATA(B)，Master开始INCR4传输的第二拍，将HTRANS更改为SEQ，给出地址B+4

BUSY transfer，fixed length burst

当传输处于wait state且burst长度固定时，Master被允许将传输类型从BUSY更改为SEQ。当传输类型更改为SEQ，除非HREADY为高且Transfer不再处于wait state状态，否则Master不能再更改传输类型。

注：由于BUSY态只能在两次连续的burst之间插入，因此这种情况只适用于burst长度固定的几种类型：
（1）INCR4，INCR8和INCR16
（2）WRAP4，WRAP8和WRAP16
BUSY transfer
T0-T1：Master对地址0x24发起INCR4操作
T1-T3：Master在地址0x28插入BUSY态，Slave插入wait state(HREADY=LOW)
      此次wait state是地址0x24的状态
T3-T4：Master将HTRANS更改为SEQ
T4-T5：HREADY=LOW，传输处于wait state状态，Master不能更改HREANS状态，保持为SEQ
T5-T6：HREADY=HIGH，Slave返回地址0x24的读数据DATA(0x24)，Master开始传输INCR4第二拍，给出地址0x28
T6-T7：HREADY=HIGH，Slave返回地址0x28的读数据DATA(0x28)，Master开始传输INCR4第三拍，给出地址0x2C

BUSY transfer，undefined length burst

当传输处于wait state且burst长度不固定(INCR)时，Master被允许将传输状态从BUSY更改为其他任何传输类型。如果更改为SEQ则该burst继续，如果更改为IDLE或NONSEQ则该burst终止。
BUSY transfer

T0-T1：Master对地址0x64发起INCR操作
T1-T3：Master对地址0x68插入BUSY态，Slave插入wait state(HREADY=LOW)
      此次wait state是地址0x64的状态
T3-T4：Master将HTRANS更改为NONSEQ，同时地址更改为0x10，HBURST更改为INCR4，结束INCR burst
T4-T5：HREADY=LOW，传输处于wait state状态，Master不能更改传输类型，将HTRANS保持为NONSEQ
T5-T6：HREADY=HIGH，Slave返回地址0x64的读数据DATA(0x64)，Master开始INCR4传输的第一拍，给出地址0x10
T6-T7：HREADY=HIGH，Slave返回地址0x10的读数据DATA(0x10)，Master开始INCR4传输的第二拍，给出地址0x14

Address changes during wait state

当传输为wait state时，Master只能在HTRANS发生变化时改变地址。但是当HTRANS=IDLE时，地址可以任意改变。
IDLE trnsfer
T0-T1：Master对地址A发起一次Single burst
T1-T2：Master对地址Y插入IDLE状态，Slave插入wait state(HREADY=LOW)
      此次wait state是地址A的状态
T2-T3：Master对地址Z插入IDLE状态
T3-T4：Master将传输状态更改为NONSEQ，并对地址B发起INCR4 burst操作
T4-T5：HREADY=LOW，传输处于wait state状态，Master不能更改HTRANS，将HTRANS保持为NONSEQ
T5-T6：HREADY=HIGH，Slave返回地址A的读数据DATA(A)，Master开始INCR4传输的第一拍
T6-T7：HREADY=HIGH，Slave返回地址B的读数据DATA(B)，Master开始INCR4传输的第二拍，将HTRANS更改为SEQ，给出地址B+4

(5) Protection control

HPROT[3]
Cacheable		HPROT[2]
Bufferable		HPROT[1]
Privileged		HPROT[0]
Dtat/Opcode		Description
---0Opcode fetch
---1Data access
--0-User access
--1-Privileged access
-0--Non-bufferable
-1--bufferable
0---Non-cacheable
1---Cacheable

如果主机不能提供明确的保护信息，则推荐使用：
1.Master设置HPROT=4’b0011，表示Non-cacheable，Non-bufferable，Privileged access，Data access
2.除非必须，Slave不使用HPORT

注：HPROT控制信号和address bus有相同的时序，在burst传输中要一直保持常数

4.参考文献

AMBA3 AHB-Lite

er橙汁儿
关注
专栏目录
AHB-Lite总线协议
liangjian_875的博客
10-20 4078
这是我的第一篇文章分享，以后我有时间就会做一些项目来分享，我希望这是一个菜鸟走上高手的征程。 AHB-Lite总线协议 AHB特性：Burst传输、单边操作、非三态、宽数据位。其是为高性能、高频率系统而设计，对于低带宽外围器件可以连接到APB总线。（通过桥接）。 对于多个Mster和Slave的AHB总线结构由四个部分组成：Mster设备、Slave设备、地址译码器、仲裁器。但是，目前AHB总线多用于一个MASTER对多个Slave，此时仲裁器替换为多路选择器。下将详解一个MASTE...
AHB-Lite 协议简介
最新发布
weixin_45230720的博客
08-22 1146
全局信号APB总线复位信号为低有效并且通常将该信号直接连接到系统总线的复位信号Master 信号Slave 信号可以看到Slave产生的信号都是送给MUX的，由MUX选择其中一个，送到MasterDecoder 信号Decoder实际上就产生一组信号，直接看文档。Decoder顾名思义，进行译码。对什么进行译码？实际上就是地址，当满足条件的时候，将多组HSELx的其中一个拉高，已选中需要选中的Slave。
AHB lite协议
SummerXRT的博客
06-20 6106
文章目录概述1.AHB接口AHB的组成AHB基本信号AHB基本传输\AHB transfer传输AHB burst传输2.APB接口基本信号传输时序图写操作读操作 概述 AMBA高级处理器总线架构，不同的速率要求构成了高性能SOC设计的通信标准： AHB高级高性能总线 APB高级外围总线 AXI高级可拓展接口 AHB：主要是针对高速率、高频宽及快速系统模块所设计的总线，可以连接在如微处理器、芯片上或芯片外的内存模块和DMA等高效率总线； APB：主要应用在低速且低频率的外围，可针对外围设备做功率消耗及复
AMBA3-AHBLite中文协议
10-10
ARM公司AMBA片内总线第三版的AHB总线协议，适合初学者理解AHB总线使用。
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
AMBA 3 AHB-Lite是一种简化版的AHB协议，适用于资源有限或性能要求不高的设计。它提供了一个简单的总线接口，支持单主设备和多个从设备的配置，支持写优先、读优先以及混合事务。在SoC设计中，接口转换模块常常被...
AMBA_3_AHB-Lite协议中文版1.0.pdf
09-05
在复杂系统中，可能需要多层AHB-Lite总线来实现更灵活的系统设计。这种设计允许在不同性能等级的总线之间划分不同的功能区域，比如高速核心区域和低速外设区域。 ### 信号描述 AHB-Lite协议定义了一系列的信号，...
AMBA3 AHB-Lite总线协议
03-11
AMBA3 AHB-Lite 总线协议 AMBA（Advanced Microcontroller Bus Architecture）是 ARM 公司推出的总线标准，旨在提供一个高效、灵活的总线架构，以满足现代微处理器系统的需求。AMBA 3 AHB-Lite 协议是 AMBA 总线...
AMBA-3-AHB-Lite-Protocol:此存储库包含SystemC for testBench，用于AMBA:registered:3 AHB-Lite协议
05-02
此存储库包含SystemC for testBench，用于AMBA:registered:3 AHB-Lite协议 有关SystemC的介绍或有关如何在Visual Studio上设置SystemC的指南 AHB-Lite实现了高性能，高时钟频率系统所需的功能，包括：•突发传输•单...
AHB-Lite Protocol
04-05
ahb 协议介绍,可以详细了解AHB协议
AHB协议中文版
05-30
AMBA® 3 AHB-Lite 协议，中文版。AMBA AHB-Lite是面向高性能的可综合设计，提供了一个总线接口来支持Master并提供高操作带宽。最普通的AHB-Lite从器件是内存器件，外部存储器接口和高带宽外围器件。虽然低带宽外围器件可以连接到AHB-Lite，但从系统性能考虑，应当连接到APB总线上，可以通过APB桥接实现。
AHB总线协议简单介绍
05-28
AHB总线协议介绍，AHB总线规范是AMBA总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC设计采用，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。
AHB总线设计
02-28
AHB总线通讯的设计，包括：AHB总线协议，程序代码，具有参考价值！
AMBA_3_AHB-Lite协议中文版,AMBA协议,Verilog
09-10
AMBA_3_AHB-Lite协议中文版
AHB-lite协议
weixin_42705678的博客
11-11 2662
一、概述 AMBA AHB-Lite解决了高性能合成设计的要求。它是一个总线接口，支持单个master总线并提供高带宽操作。 最常见的 AHB-Lite slave设备是内部存储器设备、外部存储器接口和高带宽外围设备。 尽管低带宽外设可以作为 AHB-Lite slave设备，但出于系统性能原因，它们通常挂载在 AMBA 高级外设总线 (APB) 上。 AHB-Lite实现了高性能、高时钟频率系统所需的功能，包括: burst 传输 单时钟沿操作 non-tristate implementation 宽
AMBA-AHB Lite协议
Sisyphus415的博客
03-19 5205
AHB-Lite协议（AMBA3 AHB-Lite Protocol）
利用AHB-Lite总线实现ARM Cortex-M0基础的SoC系统；如何设计一个SoC系统；AHB-Lite；ARM Cortex-M0；SoC；
Jie_MSD的博客
06-18 4867
本文讨论了SoC系统的架构设计，包括处理器核心、内存以及其他外设的互连，并详细描述了如何通过AHB-Lite总线实现高效的数据传输。AHB-Lite总线是一种简化版本的AHB总线。同时，阐述了利用寄存器映射以及其他硬件资源与软件接口的设计方法，以满足SoC系统的功能需求。本文为未来更复杂的SoC设计提供参考。
AHB-LITE
qq_27111033的博客
04-05 2776
AHB LITE从AMBA3,0引入，与AHB区别主要是只支持1个master. 1. 架构 与AHB类似：master,decode,mux,slave； 2.信号 HAMSTLOCK：用于AHB原子访问，支持ARM SWP指令；即同一个地址读写之间不会插入其它操作；对multi-layer AHB有用，实际上只有一个master的话可以不需要，AHB slave只会串行执行； SWP指令： ...
解释下这段代码 task axi_read; input [31:0] offset; output [31:0] data; reg [31:0] addr; reg [1:0] resp; begin // Use address as in datasheet addr = offset; // Drive Address valid @(posedge SAXI_aclk); #1; SAXI_araddr = addr; SAXI_arvalid = 1; SAXI_rready = 0; // Address Response Phase @(negedge SAXI_aclk); while (SAXI_arready == 1'b0) @(negedge SAXI_aclk); @(posedge SAXI_aclk); #1; SAXI_araddr = 0; SAXI_arvalid = 0; SAXI_rready = 1; // Read Data Phase @(negedge SAXI_aclk); while (SAXI_rvalid == 1'b0) @(negedge SAXI_aclk); @(posedge SAXI_aclk); data = SAXI_rdata; resp = SAXI_rresp; if (resp != 0) $display ("Error AXI RRESP not equal 0"); #1; SAXI_rready = 0; end endtask // axi_read
07-13
这段代码是一个 AXI 总线读取任务。它接收一个 32 位的偏移量作为输入，以及一个 32 位的数据作为输出。代码中还定义了一个 32 位的地址变量 addr 和一个 2 位的响应变量 resp。 在任务的开始部分，将偏移量赋值给地址变量 addr。然后，在 SAXI_aclk 上升沿时等待一个时钟周期。然后，将 addr 的值赋给 SAXI_araddr，表示将要进行读取的地址。同时，将 SAXI_arvalid 设置为 1，表示地址有效。最后，将 SAXI_rready 设置为 0，表示不准备接收数据。 接下来是地址响应阶段。在 SAXI_aclk 下降沿时等待一个时钟周期，然后检查 SAXI_arready 是否为 1。如果为 0，则继续等待下降沿。当 SAXI_arready 变为 1 时，再次等待上升沿。然后，将 SAXI_araddr 设置为 0，表示地址无效。同时，将 SAXI_arvalid 设置为 0，表示读取操作结束。最后，将 SAXI_rready 设置为 1，表示准备接收数据。 接下来是读取数据阶段。在 SAXI_aclk 下降沿时等待一个时钟周期，然后检查 SAXI_rvalid 是否为 1。如果为 0，则继续等待下降沿。当 SAXI_rvalid 变为 1 时，再次等待上升沿。然后，将 SAXI_rdata 的值赋给数据变量 data，将 SAXI_rresp 的值赋给响应变量 resp。如果 resp 不等于 0，则打印错误信息。最后，等待一个时钟周期，并将 SAXI_rready 设置为 0，表示数据接收完成。 这段代码的作用是在 AXI 总线上进行读取操作，并将读取到的数据赋值给输出变量 data。它通过设置地址和相应信号来指示读取的地址，并等待相应的有效信号来接收数据。在读取过程中，还检查了响应信号 resp 是否为 0，如果不是，则打印错误信息。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

er橙汁儿

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值