内存屏障

内存屏障

在编程过程中,由于CPU重排以及编译器优化的原因,有些代码的执行顺序会发生变化,并不是严格按照程序编写的那样执行。虽然在单线程情况下,这样优化的结果没有问题,还能够大大提速,但多线程情况下就会发生意想不到的结果。
为了解决这样的问题,CPU给出了特殊指令,可进行内存屏障,保证读取和写入的顺序,满足多线程情况下数据访问和写入的顺序问题。

解决办法

  • sfence:在sfence指令前的写操作必须在sfence指令后的写操作前完成;串行化发生在SFENCE指令之前的写操作但是不影响读操作。
  • lfence:在lfence指令前的读操作必须在lfence指令后的读操作前完成;串行化发生在SFENCE指令之前的读操作但是不影响写操作。
  • mfence:在mfence指令前的读写操作必须在mfence指令后的读写操作前完成;串行化发生在MFENCE指令之前的读写操作。

示例

tmp = 1;
asm volatile("sfence" ::: "memory");
++tmp;

sfence之后需要进行写操作,为了避免之前的还没有写入,这里加入了sfence,使得在++tm

©️2020 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页