ADC+DMA使用时需要关闭DCache

最新推荐文章于 2024-06-14 12:02:59 发布
最新推荐文章于 2024-06-14 12:02:59 发布
阅读量115 收藏
点赞数 1
分类专栏： 嵌入式 文章标签： stm32
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yang3142jdjdj/article/details/131884110
版权

今天在使用ADC时候碰到了一个关于DCache的问题。

接下来写下过程。

 

 

 

 

最后在中断中一定要加上这句话来使中断失能并更新中断，我同时也发现了如果打开continuous conversion mode的时候 屏幕会黑屏，我猜是因为一直进DMA中断的原因。。。

Junxian_abc
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
STM32H743+DMA+UART+CACHE
12-20
1.解决了Cache数据不一致的问题 2.实现了基于STM32H743+DMA+UART的通信 3.采用串口的空闲中断，可接收发送任意数据长度
如何消除CACHE对DMA的影响?
欢迎光临zhtek的博客
09-04 6092
各位看官，阅读之前，请帮忙点击这里一下，多谢！嵌入式系统中的CACHE问题郑州解放军信息工程大学（450002） 陈曦 李汉宁随着社会的发展、人们生活水平的提高，人们对嵌入式计算机应用的要求也越来越高。因此，对嵌入式系统的性能要求也越来越高。明显体现在嵌入式系统的ＣＰＵ速度的不断提高上。但问题也随之而来，嵌入式ＣＰＵ的主频不断地提高，一方面加强了ＣＰＵ的处理能力，另一方面，在速度上
Zynq DMA与Dcache一致性调试
CAOXUN_FPGA的博客
08-30 3521
0. 背景 Zynq FPGA的优势之一就是PS端与PL端基于高带宽的协同设计，以简化系统的硬件架构和提高系统的集成度和整体性能。例如：在某些硬件加速应用场合，PL端需要与DDR3存储芯片进行高速率的数据交互，且通常都采用DMA方式实现的。 PS端集成DMA控制器硬件单元CDMA，PL端有AXI DMA软核可以使用。整个数据交互通信链路的节点包含5个。 CPU <——> Dcache <——> DDR3 <——> ...
RootCause深度分析：为什么DCache常会导致LCD显示异常（数据一致性问题）
热门推荐
HowieXue 薛永浩的博客
12-14 1万+
很多具备Dcache的 LCD显示设备，在MCU程序设计中，经常会发生由于使用DCache引起的数据错误/混乱等问题，导致LCD显示异常，例如出现花屏、页面显示错位、屏幕显示失真等现象。 这都是属于**数据一致性问题**： >既Cache与外部存储中的数据不一致，会导致core（软件）与硬件模块（例如PXP, eLCDIF）之间配合失败，也会导致不同软件函数间协调失败（比如需要判断flag的）
CACHE启用与否对DMA编程的影响
孤独的思考
08-14 857
1、直接内存存储DMA可以在不需要CPU的干预下完成数据的转移。通常而言DMA控制器具有系统内部总线的Master接口，如果仅在系统内部总线的接口而言，DMA控制器和CPU的地位是一样的，就是都可以通过系统总线访问内存、外设。 2、假设需要DMA将外设输入的数据移动到内存的某个地址，DMA所进行的数据移动过程对CPU透明，即CPU感觉不到内存中某个地址的内容发生了变化。如果CPU已对此地
ZYNQ7000系列 DDR读取正确性
dongtingxun123的博客
04-28 2626
【摘要】使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。这三种交互信息 使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。这三种交互信息为了实现高性能往往需...
STM32H743 ADC1+DMA1 ADC3+BDMA CubeMX配置使用
weifengdq的专栏
12-08 5595
文章目录前言STM32CubeMX配置ADC DMA工作流程注意事项相关代码和测试结果内存分配采样率计算内部温度传感器参考 前言 前段时间被STM32H7的以太网和printf坑的不行, 昨天又被ADC坑了一下午, 这里怎么也得提笔记录一下了. 这次先来总结一下注意的地方: 开DCache ADC1的初始化不自动生成, 手动放到DMA1初始化后面, 数组定义到AXI SRAM, 如0x24000000 ADC3的初始化不自动生成, 手动放到BDMA初始化后面, 数组定义到SRAM4, 如0x3800000
STM32+DMA多路+ADCHAL库函数+cubemax配置+部分解释
m0_66709017的博客
03-19 747
—还有一个值得注意的地方——在adc.h中需要添加代码——这一步是因为BDMA的特殊，在D3区域，看参考手册可以知道D3区域地址在0x38000000。——配置对应ADC选项——以ADC1为例子，配置11路ADC的DMA采样——其他ADC也相应配置。——ADC1的11路，ADC2的7路，ADC3的10路，总共使用ADC28路。——配置管脚——28路管脚——ADC1/ADC2/ADC3对应管脚————配置时钟——目前配置的是13.5MHZ的ADC时钟。——选择对应芯片——STM32H723ZGT6型号——
dcache：使用dart语言删除缓存（或文件）实用程序
02-25
关于dcache 使用dart语言删除缓存（或文件）实用程序。 在文件夹中存储大量文件会降低操作系统的速度，在严重的情况下会导致挂起。 如果使用dcache（类似于decaffein的称为decache），则可以同时监视受监视的路径和...
www-dcache-org:dCache.org网页
05-12
dCache组织网页基于的静态页面引导网站将仓库克隆到本地目录： $ git clone --recurse-submodules https://github.com/dCache/www-dcache-org.git$ cd www-dcache-org与雨果合作首先，您需要项目的hugo二进制文件。...
dcache-view:一个Web应用程序，可为dCache系统提供易于使用的用户界面
04-28
基本上，它为dCache存储系统的最终用户提供了一个交互式用户界面，目的是不费吹灰之力地使用dCache。 要查看dCache View的外观以及对应用程序的感觉，请尝试使用名为实时测试机。 该测试机是一个小型dCache实例，...
dcache常见四个问题的排查处理.pdf
05-22
dcache常见四个问题的排查处理。
stm32H7 CubeMX 配置ADC DMA 目标数组无值更新
luobin1的博客
11-12 6353
参考官方例程之后按照如下方法配置ADC DMA，发现DMA目标数组无值，后发现为DMA目标数组定义需要避开DTCM区域。下图为cubeMX配置方法 生成工程后主函数如下图修改 /* USER CODE BEGIN Header */ /** ******************************************************************...
STM32H7解决DMA伪双缓存中的出现Cache问题
DreamTrue520的博客
01-11 2265
本文介绍了在STM32H7中使用DMA进行伪双缓存时可能出现的Cache问题，并提出了解决方案。首先，文章概述了Cache的基本原理，包括时间局部性和空间局部性。接着，详细讨论了STM32H7中的Cache和MPU配置，以及四种Cache策略的应用场景。其次，文章解释了DMA双缓存的原理，强调了采用环形FIFO数据类型来解决ADC数据存放问题的必要性。最后，通过CubeMX配置和核心代码实现的部分，展示了如何在STM32H7中配置Cache和MPU，以及实现环形FIFO和双缓存的核心代码。
STM32 MDK Keil5软件调试功能使用（无需连接硬件）
ajream的博客
06-05 885
首先点击工具栏的魔术棒配置一下：（记得选择自己的STM32芯片类型）开启调试。
【STM32进阶笔记】GPIO端口
最新发布
qq_45217381的博客
06-14 313
本专栏争取每周三更新直到更新完成，期待大家的订阅关注，欢迎互相学习交流。
STM32 Customer BootLoader 刷新项目 (一) STM32CubeMX UART串口通信工程搭建
艾格北峰嵌入式
06-11 743
本项目采用正点原子探索者v2开发板，选用其中的左下角的USB串口进行和上位机之间的串口通信。正点原子STM32F4 探索者V2开发板，如下图所示，通过短接PA9-RXD，短接PA10-TXD，即将USART1与CH340芯片连接在一起，串口USART1与上位机可通过USB进行通信。如下图电路所示，使用一根MicroUSB结构的USB数据线，一端连接计算机的USB口，一端连接开发版左下角的USB_232口上，就可以在计算机上虚拟出一个串口，通过这个虚拟串口可以进行计算机与开发板之间的串口通信。
HAL_UART_Transmit_DMA兼容DCache
04-29
HAL_UART_Transmit_DMA函数是STM32 HAL库中用于通过DMA方式发送数据的函数。它可以将指定的数据通过UART接口发送出去，并且使用DMA来实现数据的传输，提高了传输效率。 在使用HAL_UART_Transmit_DMA函数时，如果系统中开启了DCache（数据缓存），需要注意数据的一致性。由于DMA传输是直接从内存中读取数据发送，而不经过CPU，因此在使用DMA传输时，如果数据被缓存在DCache中，可能会导致数据不一致的问题。 为了解决这个问题，可以使用以下方法来兼容DCache： 1. 在调用HAL_UART_Transmit_DMA函数之前，使用指令`SCB_CleanDCache_by_Addr()`清除DCache中的数据，确保要发送的数据在内存中是最新的。 2. 在DMA传输完成后，使用指令`SCB_InvalidateDCache_by_Addr()`使DCache中的数据无效，以便下次访问时能够重新从内存中读取最新的数据。 这样可以确保在使用DMA传输数据时，数据的一致性得到保证。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值