计算机组成原理——控制单元设计

控制单元设计:

组合逻辑设计:
  • 组合逻辑控制单元框图

    • CU外特性
      在这里插入图片描述
      CLK送入节拍发生器,输出节拍信号,用来控制某一指令的执行的先后顺序,IR中的操作码经过译码,将信号送入CU中,因为有些指令执行需要用到flag寄存器,标志位连接外来标记,通过译码电路的输入,CU输入各种的控制信号,同一节拍下可以有多个控制信号,表示这两个动作可以同时进行。
    • 节拍信号
      在这里插入图片描述
      表示一个机器周期有四个时钟周期组成,例如访存周期有四个时钟周期等等
  • 微操作的节拍安排:
    在这里插入图片描述

    • 安排微操作的原则:
      • 微操作的先后顺序不能改
      • 被控对象不同的微操作尽量安排在同一个节拍内完成
      • 占用时间短的微操作,尽量安排在一个节拍内,并允许先后顺序。
    • 取指周期微操作的安排:
      • T0:PC->MAR 1->R 属于不同被控制对象
      • T1:M(MAR)->MDR (PC)+1->PC 属于不同被控制对象
      • T2:MDR->IR OP(IR)->ID 微操作时间短,安排在一个节拍执行
    • 间址周期微操作安排:
      • T0:AD(IR)->MAR 1->R
      • T1:M(MAR)->MDR
      • T2:MDR->AD(IR)
    • 执行周期微操作安排:
      • CLA 将累加器清零
        • T0
        • T1
        • T2:0->AC
      • SHR 算数右移操作:
        • T0
        • T1
        • T2:L(AC)->®AC AC0->AC0
      在这里插入图片描述在这里插入图片描述
    • 中断周期的微操作:
      在这里插入图片描述
  • 组合逻辑设计步骤:
    在这里插入图片描述将取指周期分为3个时钟周期,每一个时钟周期对应不同的微操作命令,通过译码的结果判断是否需要间址周期
    在这里插入图片描述
    在这里插入图片描述

  • 微操作的最简表达式:
    在这里插入图片描述这个表达式的意思是:当取指周期或间址的第一个时钟周期,指令是ADD,STA,LDA,JMP,BAN 或者 当位于执行周期的第一个时钟周期,指令是ADD,LDA需要执行M(MAR)->MDR操作

  • 画逻辑图
    在这里插入图片描述表示的是只需要有在这些情况下,需要进行M(MAR)->MDR操作

组合逻辑设计电路庞杂

微程序设计

在这里插入图片描述在这里插入图片描述在这里插入图片描述
我们在CPU的内部的控制存储器存放微程序指令,通过OP来获得执行的是什么操作。
在这里插入图片描述在这里插入图片描述在这里插入图片描述关键:微指令的操作控制字段如何形成微操作命令

在这里插入图片描述在这里插入图片描述在这里插入图片描述分支转移指令,下地址,需要知名指明判别条件,例如某个flag寄存器,当指明了判别条件,还需要给出当指令转移成功了需要指令的微指令的地址
在这里插入图片描述微程序入口也就是第一条微指令,可以通过硬件方式给出,
在这里插入图片描述在这里插入图片描述

  • 3
    点赞
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值