Matlab仿真DDC

DDC bitmatch

DDC point

（1）3级HB级联插值：HB0(Fpass=0.4)->HB1(Fpass=0.25)->HB2(Fpass=0.125)；
（2）3级HB级联抽取：HB0(Fpass=0.125 )->HB1(Fpass=0.25)->HB2(Fpass=0.4)；
（3）滤波器裁剪时，例如三级变成两级级联，都是去掉通带最小级，插值去掉HB2（从后往前裁剪），抽取去掉HB0（从前往后裁剪），保留0.4级；
（4）插值半带滤波器增益会变成原来的1/2，抽取半带滤波器增益不变。
（5）半带滤波器通带=阻带，阶数越高，过渡带越窄越陡；PFIR通带可以自由设计，应大于0.4；NCO加dither可以增加SFDR和优化1/2^4内存。

注意：Fpass=0.4滤波器级联特性请参考“DUC复合频响conclusion”章节。

DDC reason

DUC的主要目的是经过数字混频器后的基带IQ数字信号要抽取、滤波，下变频到数字基带信号，它包含下变频、抽取、数字滤波步骤。每次抽取滤波后的带宽不变，增益不变，不需补偿增益（若系数扩大2倍，计算完后需要多截取一位输出）。半带滤波器通带=阻带，阶数越高，过渡带越窄越陡。以下列项目为例，信号经过三级半带滤波器，从245.76M->30.72M，输出信号多截取1位：

DDC example

程序：ddc_bitmatch_ul.m
数据：./Input/dduc_bitmatch/ddc_bitmatch_ul.txt
在4428项目里面，带宽为20M的信号经过三级半带滤波器，每次抽取滤波后的频谱带宽、增益不变（因为系数扩大了2倍，输出多截取1位），噪声信号被抑制到-80dB以下（与半带系数阻带抑制有关），这里NCO从80M搬移到零频（步进1k，Matlab频率控制字-80000，FPGA里面需要求补码），Matlab里面经过每一节点的频谱图如下：

DDC conclusion

（1）频率控制字计算，以步进为1k计算，Matlab里面直接填-80000，FPGA里面需要求补码
pwd = fo/fs*2^m, m=log2(ACCU_VAL)；
= (-80M/245.76M)*2^log2(245760)
= -80000

加Dither前后频率控制字、步进、ROM存储深度和系数，请参考DDC conclusion。

频谱分离：如果一个天线上需要发送多个载波，需要把高带宽（如30M）的中频信号，分离成多路不同带宽的基带信号（如10M和20M）。
频谱搬移：把基带信号从中频载波上变换到0频附近，实现的是频谱向更低频率的搬移，实际上是一种解调调制。

（2）FPGA实现参数特性请参考“DUC conclusion”章节。