- 博客(4)
- 资源 (15)
- 收藏
- 关注
转载 Verilog中assign的使用
assign相当于连线,一般是将一个变量的值不间断地赋值给另一个变量,就像把这两个变量连在一起,所以习惯性的当做连线用,比如把一个模块的输出给另一个模块当输入。 assign的功能属于组合逻辑的范畴,应用范围可概括为以下三点: (1)持续赋值; (2)连线; (3)对wire型变量赋值,wire是线网,相当于实际的连接线,如果要用assign直接连接,就用wir...
2018-06-13 21:31:45 13286
转载 协方差的Matlab实现
学过概率统计的孩子都知道,统计里最基本的概念就是样本的均值,方差,或者再加个标准差。首先我们给你一个含有n个样本的集合,依次给出这些概念的公式描述,这些高中学过数学的孩子都应该知道吧,一带而过。很显然,均值描述的是样本集合的中间点,它告诉我们的信息是很有限的,而标准差给我们描述的则是样本集合的各个样本点到均值的距离之平均。以这两个集合为例,[0,8,12,20]和[8,9,11,12],两个集合的...
2018-06-07 16:54:29 33708 1
转载 协方差Cov(X,Y)的含义(转)
协方差代表了两个变量之间的是否同时偏离均值。如果正相关,这个计算公式,每个样本对(Xi, Yi), 每个求和项大部分都是正数,即两个同方向偏离各自均值,而不同时偏离的也有,但是少,这样当样本多时,总和结果为正。下面这个图就很直观。下面转载自:http://blog.csdn.net/wuhzossibility/article/details/8087863在概率论中,两个随机变量 X 与 Y 之...
2018-06-07 13:35:20 59555
Delphi串口通信工程开发实例导航
2013-09-03
关于#c++#的问题:C++构造函数打开文件问题
2023-08-08
TA创建的收藏夹 TA关注的收藏夹
TA关注的人