yiyeguzhou100的专栏

下图为仲裁寄存器，重要的是理解SDMAARB寄存器，在该寄存器中只需要设计MAXWAIT值，PRI（优先级）设置要在外设（如FFTC,AIF2等）提供的仲裁寄存器中设置，因为是外设在访问slave，所以他们最清楚应该设置多大的优先级。如下述代码（在每个CPU上都要设置类似的代码，这样才能对每个corePac中的资源起作用，即当FFTC,AIF2等外设访问各个corePac中的资源的时候，会采用相应

BWM(带宽管理，corePac中的模块，每个corePac有一个BWM)的目的是避免一个请求对一个资源的长期存取而造成的阻塞，BWM确保所有请求者都能获取一定大的带宽资源。 BWM是全局定义（对于整个corePac来说），局部实现（在每一个corePac中实现）。 初始化带宽管理既是设置一系列寄存器（arbitration registers），配置时需要在每个CPU上对同一寄存器设置（即每

仲裁寄存器default值： The default values of CPUARB, IDMAARB, SDMAARB, and UCARB are sufficient for most applications. These registers define priorities that are internal to the C66x CorePac. The MDMAARBU

There is no systematic design for shared resource access priority in platform side, and there is no interface provided by platform that can be used by application to do bandwidth management optimizat

The master DMA arbitration control register (MDMAARBU) controls the priority levels of MDMA requests going out of CorePac. It controls the priority levels used by the L2 memory controller when sendi