DSP
文章平均质量分 95
DSP
yiyeguzhou100
专注,探索,分享
展开
-
TI_DSP总线bus - 2(总线结构与应用以及Bridge的瓶颈)
下图为TI C6xx DSP Nyquist总线拓扑图,总线连接了master与slave,提供了高速的数据传输。有很多种速率不同的总线,如图中的红色方框,最高速总线为CPU/2 TeraNet SCR(即VBUSM SCR),带宽为256bit,其他低速总线为CPU/3,CPU/6,带宽参考图中所示。总线之间用Bridge(桥)连接,作用包括转换总线的速率,使之与所流向总线的速率相同等。在具原创 2014-05-25 13:19:29 · 2374 阅读 · 0 评论 -
TI_DSP总线bus - 1(概述)
TI C66x DSP有两种总线,数据总线与配置总线。一些外设有数据与配置总线,然而其他的仅有一种总线接口。总线接口宽度与速度各个外设不一样。配置总线主要用于访问外设的寄存器空间,数据总线主要用于数据的传输。CPU,EDMA TC,外设等分为两类:master与slave。masters用于发起read与write操作,不依赖于EDMA传输;slaves依赖于master发起的read与wri原创 2014-05-24 16:55:30 · 3250 阅读 · 0 评论 -
TI_DSP总线bus - 3(Bridge,总线连接master与slave表)
Table 4-1列出来了master与slave的连接。• Y — 表示master与slave之间有连接(是指通过总线连接master与slave,这里的master与slave没有 跨越不同速率的总线);• - — 表示master与slave之间没有连接,即不存在该master对slave的访问;• n — 表示master与slave之间通过B原创 2014-05-26 20:30:18 · 2018 阅读 · 0 评论 -
TI C66x DSP 系统events及其应用 - 4.2(Exception Combiner)
Exception Combiner允许系统设计者原创 2014-05-08 15:54:33 · 1279 阅读 · 0 评论 -
TI C66x DSP 系统events及其应用 - 4.3(Exception handle)
下面介绍下在CPU内部怎么处理exception。根据下图EFR寄存器记录了(首先要使能exception,否侧EFR不能记录,见英文描述)CPU检测到的exception类型,当检测到NMI,NXF位会被置位,当检测到excepton(event4~127 trigger),EXF位会被置位等。在用户模式下,EFR寄存器不可访问,在spervisor模式下,可以通过MVC EFR访问。E原创 2014-05-08 17:29:39 · 1171 阅读 · 0 评论 -
TI C66x DSP 系统events及其应用 - 4.1(Exception Combiner)
我们知道INTC根据128个system event的输入,然后输出下面的信号到INTC所在corePac的CPU:• One maskable, hardware exception (EXCEP)• Twelve maskable hardware interrupts (INT4 through INT15)• One non-maskable signal that you c原创 2014-05-08 14:11:06 · 1032 阅读 · 0 评论 -
内核如何检测SOFT LOCKUP与HARD LOCKUP?
内核如何检测SOFT LOCKUP与HARD LOCKUP?2017/09/26VMUNIX所谓lockup,是指某段内核代码占着CPU不放。Lockup严重的情况下会导致整个系统失去响应。Lockup有几个特点:首先只有内核代码才能引起lockup,因为用户代码是可以被抢占的,不可能形成lockup(只有一种情况例外,就是SCHED_FIFO优先级为99的实时进程即使在用户态也可能.........转载 2019-01-05 14:25:05 · 618 阅读 · 1 评论