PCIe
YJFeiii
这个作者很懒,什么都没留下…
展开
-
Xilinx PCIe Gen3.0 For Uscale Plus之(二)Completer Interface
Xilinx PCIe 3.0随笔Completer Interface ---64/128/256-Bit完成请求接口(CQ)操作完成请求接口(CQ)描述符格式完成请求接口(CQ)描述符字段含义 本节描述了用于64/128/256位接口的内核用户界面的操作Completer Interface —64/128/256-Bit原创 2020-07-22 00:29:11 · 2667 阅读 · 6 评论 -
Xilinx PCIe Gen3.0 For Uscale Plus之(一)数据组织形式
Xilinx PCIe 3.0随笔AXI4-Stream接口说明数据对齐选项1)512位接口AXI4-Stream接口说明 Xilinx PCIe3.0接口被组织为四个独立的AXIS的接口,通过这些接口可以在PCIe链路和用户应用程序之间传输数据:PCIe Completer Request(CQ)接口,来自链路的请求通过该接口传递到用户应用程序。PCIe Completer Co原创 2020-07-16 22:53:29 · 5519 阅读 · 0 评论