数字设计自学-数字系统设计教程1：自写思考题答案

自学数字设计，针对《数字系统设计教程》中部分思考题做整理

第一章思考题

1.什么是硬件描述语言？它的主要作用是什么？

2.目前国际上符合IEEE标准的硬件描述语言有哪两种？他们各有什么特点？

3.什么情况下需要采用硬件描述语言的设计方法？

4.采用硬件描述语言设计方法的优点是什么？有什么缺点？

5.简单描述一下采用EDA工具并采用HDL语言的设计方法与流程？

6：硬件描述语言通过哪两种方式参与数字电路的设计

7.硬件描述语言需要哪些步骤才能和具体的电路相对应？

8：为什么说硬件描述语言设计的数字逻辑系统具有最大的灵活性并且可以映射到具体的电路？

9：软核是什么？虚拟器件是什么？他们的作用是什么？

10：集成电路行业的IP的概念是什么？固核是什么？硬核是什么？与软核相比他们各有什么特点？各适用于什么场合？

11：简述TOP_DOWN 的设计方法和硬件描述语言的关系？

12：System verilog 与verilog有什么关系？适用于何种设计？

 

 

 

1：硬件描述语言是一种用形式化的方法来描述数字电路和系统的语言；

2：分为verilog hdl与vhdl；system verilog是verilog 面向验证提出的一种语言，是verilog语言的扩展与延伸；他们共同的特点都是形式化抽象的表示电路的行为和结构；可借用高级语言的精巧结构简化电路行为；支持电路描述从高层到底层的综合转换；硬件描述与工艺无关；verilog 语言更容易掌握学习，一般两到三个月即可，而VHDL更难掌握，需要至少半年以上的学习，这是他们的区别；

3：现在基本上都采用verilog hdl语言，其非常适合复杂数字逻辑电路和系统的仿真和综合。

4：最大的优点是其与具体的工艺无关。缺点：需要强大的eda软件，eda工具的稳定性需要提升。

5：自上而下设计方法，可以将系统级设计分成各个模块，然后各个模块还可以继续分成小模块。具体流程：设计文件，hdl功能仿真，没有问题后进行hdl综合（确定实现电路的具体库名，指定生成的网表类型），优化，布局布线（与器件有关的布线约束等工艺约束 文件），布线后门级仿真，最后实现。

6：复杂数字电路的设计以及验证

7：同5

8：数字设计与工艺无关，在功能设计以及逻辑验证阶段无需过多考虑。

9：通过验证可综合的的verilog 模型称为软核；由软核构成的器件就是虚拟器件；可以缩短设计周期

10：ip是知识产权的含义。固核是指在某一种可编程门阵列FPGA器件上实现的，经过验证正确的的电路结构编码文件；硬核是指在某一种专用集成电路ASIC器件上实现的经过验证正确的电路结构版图掩模；

11.从顶层设计开始需要划分很多模块；系统的总方针是顶层进行功能划分的总要环节，该环节需要硬件描述语言；

12.sys更适用于可重用的可综合IP和可重用的验证用IP设计，以及特大型基于IP的系统级设计与验证。