PHY6252国产低功耗蓝牙5.2 SoC芯片智能手环/灯控方案替代NRF52810

PHY6252简介

PHY6252是一款支持BLE 5.2功能的系统级芯片（SoC），集成了低功耗的高性能多模射频收发机，搭载32位高性能低功耗处理器，提供64K retention SRAM、可选512/256K Flash、96KB ROM以及256bit efuse，支持基于BLE的安全架构、应用和OTA在线升级。此外，芯片串行外设IO和集成的应用程序IP还能够让用户以最小的BOM成本开发自己的产品。
　高性能多模射频收发机：通过硬件模块的充分复用以最低代价实现多模数字收发机。发射机最大发射功率达到10dBm；BLE 1Mbps速率下接收机灵敏度达到-99dBm，链路射频预算109dB@1Mbps；0dBm时收发功耗8.6/8mA（TX/RX）。此外创新了无需调制系数估计的相干解调（Coherent Demodulation），提供3dB的解调增益，将通信距离和抗干扰能力提高了数倍。
　低功耗芯片设计：采用高效率片上电源管理、低功耗射频前端、低功耗时钟产生架构、振荡器快速启动技术等电路技术，实现低峰值功耗、低平均功耗和低休眠功耗，保证电力供应场景中设备的低功耗性能。
　低BOM成本：PHY6252拥有超高集成度，最小系统仅需1个16MHz晶振和1个常规电容，不需要额外的射频器件和功率电感，大大降低了整体物料成本。

芯片特性

◇ 32-bit ARM®Cortex™-M0处理器

◇ 存储器：
　- 512/256KB SPI NOR闪存；
　- 64KB SRAM 睡眠模式下数据保持；
　- 具有8KB缓存RAM的4路指令缓存;
　- 96K ROM;
　- 256Bit efuse;

◇ 11个通用IO引脚：
　- 关闭/休眠模式下的GPIO状态保留；
　- 所有引脚均可以设置串行接口及可编辑IO MUX函数映射；
　- 所有引脚都可以设置为唤醒状态；
　- 所有引脚都可以触发中断；
　- 3个QDEC解码器；
　- 6通道PWM；
　- 2通道PDM/IIC/SPI/UART;

◇ 支持DMIC/AMIC麦克风功能；
◇ 支持低噪声PGA 5通道12位ADC;
◇ 6位24位时钟，1个监控时钟；
◇ 支持RTC;
◇ 电源，时钟，复位控制

◇ 宽电源管理：
　- 供电电压范围：1.8V至3.6V
　- 电池检测功能

◇ 功耗管理：
　- 0.3μA @ 关断模式(支持IO唤醒)
　- 1μA @ 睡眠模式（32KHz RTC);
　- 4uA @ 睡眠模式（32KHz RTC和所有SRAM保持）；
　- 接收电流：8mA @3.3V供电
　- 发射电流：8.6mA@0dBm @3.3V供电
　- MCU: <90uA/MHz

◇ 高速数据吞吐量：
　- 支持BLE 2Mbps协议
　- 支持数据长度扩展功能；
　- 最高数据吞吐量1.6Mbps(DLE+2Mbps)
◇ 支持BLE 5.1

◇ 支持SIG-MESH多种特性：
　- Friend 节点
　- Low power 节点
　- Proxy 节点
　- Relay 节点

◇ 2.4G射频性能：
　- 兼容NRF51/52协议
　- 支持BT5.0
　- 接收灵敏度：
　　- 97dBm@BLE 1Mbps data rate
　　- 103dBm@BLE 125Kbps data rate
　- 发射功率+10dBm -20 to +10dBm 3dB步进
　- 单端天线：无线射频匹配及RX/TX切换电路

◇ 工作温度：-40℃~+85℃
◇ 尺寸封装：SSOP24 （8.65x3.9 mm）
◇ 小封装型号：PHY6222 QFN32 4*4mm

结构框图

开发板使用注意事项

DEMO板在线烧录工具

微信号：dnsj5343

　　
　
离线烧录工具

1. 开发板上电前，请确认 VDD/UART TXD/UART RXD 跳帽在位。
2. TM 拨码开关拨至 GND，复位开发板，进入工作模式。
3. TM 拨码开关拨至 VDD，同时需要确认 P24 和 P25 为低电平状态（默认为低电平），复位开发板，进入烧录模式。
   　
   

注意事项

中断和唤醒

除 TM、P16、P17 外的所有 GPIO 支持中断和唤醒均支持唤醒，中断支持电平触发和边沿触发，
唤醒支持边沿触发，J版本起的芯片P16,P17可以支持中断和唤醒。

注意事项：GPIO 做唤醒源使用时，必须配置该引脚的内部上拉电阻或下拉电阻，不能是高
阻态。

私我获取更多资料，开发板及技术支持~