![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
fpga时序分析
文章平均质量分 94
yu34354420
这个作者很懒,什么都没留下…
展开
-
FPGA逻辑设计回顾(7)多比特信号的CDC处理方式之握手同步
前言每种跨时钟域处理的方式都有其适用范围,例如:两级同步器,用于单比特信号处理,且是从慢时钟域到快时钟域:还有反馈展宽同步方式,用于单比特信号同步,且从慢时钟域到快时钟域:FPGA逻辑设计回顾(4)亚稳态与单比特脉冲信号的CDC处理问题Mux同步器,用于单向同步的多比特同步:FPGA逻辑设计回顾(5)多比特信号的CDC处理方式之MUX同步器异步FIFO用途倒是挺广,但是过于有时杀鸡用牛刀也是多次一举:FPGA逻辑设计回顾(6)多比特信号的CDC处理方式之异步FIFO格转载 2022-02-09 11:17:22 · 1332 阅读 · 1 评论 -
FPGA逻辑设计回顾(5)多比特信号的CDC处理方式之MUX同步器
前言信号的跨时钟传输的方法很多,在上篇专栏中,就说了两种有关单比特脉冲信号的跨时钟域传输问题,FPGA逻辑设计回顾(4)亚稳态与单比特脉冲信号的CDC处理问题,建议大家看看,后面我还会扩展更多的方法。本篇承接上一篇文章,和单比特有点关系,但是是一种处理多比特信号的跨时钟域方法,MUX同步器!一起来看看吧。多比特信号跨时钟域处理的场景与方案多比特信号即位宽不为1的数据,对这种信号进行跨时钟域处理时,我们关注的重点就和单比特信号不太一样了,有的时候我们甚至不再关注源时钟与目的时钟之间的快慢,而是如何转载 2022-02-09 09:37:33 · 1793 阅读 · 0 评论 -
FPGA逻辑设计回顾(4)亚稳态与单比特脉冲信号的CDC处理问题
前言本文是上一篇文章FPGA逻辑设计回顾(3)多比特信号上升沿检测的设计方式与陷阱?的姊妹篇,都是FPGA以及ASIC设计中再重要不过的设计且应用场景十分广泛,我在以前也分享过类似的设计,但本文在大量参考外文文献的基础上,重新立意,重新组织,相信经过时间与设计经验的积累,会有更清晰更规范的表述。既然是具有分享意义的技术教程,本文分享的RTL设计的原则应是以看得懂、能说明问题为宗旨,不追求复杂隐晦似的“高端大气”。时钟域以及跨时钟域的概念通俗地讲,时钟域就是时钟的管辖范围,在我的管辖范围之内的逻辑转载 2022-02-09 08:47:42 · 579 阅读 · 0 评论