quartusⅡ9.1波形仿真

最新推荐文章于 2025-04-08 17:45:00 发布

半瓶神仙茶

最新推荐文章于 2025-04-08 17:45:00 发布

阅读量5k

点赞数 2

文章标签： vhdl quartus9.1 quartus FPGA VHDL HDL

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/yuanzhiqj/article/details/107091417

版权

本文详细介绍了从编译成功开始，如何新建并使用VMF文件进行电路设计的输入输出端口设置，以及如何选择不同的信号进行波形输入，最后通过仿真工具观察波形变化，完成整个电路设计与仿真的过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.首先需要先编译成功

2.新建VMF文件

在这里插入图片描述
创建成功后如下：

在这里插入图片描述

3.添加输入端口和输出端口

双击虚线框
点击Node Finder

在这里插入图片描述

在这里插入图片描述

完成后：

在这里插入图片描述

点击两次OK后即可：

在这里插入图片描述

这时候可以选择输入端口进行输入波形的选择（左侧栏），例如时钟信号，全0或全1信号，随机信号等等。

4.进行仿真

选择process->simulator tool
在这里插入图片描述
成功观察波形即可。

评论 3

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。