![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Memory
文章平均质量分 73
俩个圆
唯有热爱可抵岁月漫长
展开
-
2KB存储器及读写模块verilog实现
存储器读写模块的verilog实现文章目录存储器读写模块的verilog实现一、设计及实现功能二、信号接口定义三、设计时序图四、代码设计五、仿真测试一、设计及实现功能存储模块总容量2KB,位宽32bit,考虑到节省功耗,将存储空间划分为2块memory实现,每块存储器1KB即256*32bit大小的存储块。2块memory依次编址存储器读写模块需要实现的功能如下:二、信号接口定义存储器读写模块的接口如下:memory模块1KB存储器规模为256*32bit,其接口及功能定义如下:三原创 2021-08-22 09:54:03 · 3307 阅读 · 0 评论 -
一篇文章分清ROM、EEPROM、RAM、SRAM、DRAM、SDRAM、DDR
一篇文章分清ROM、EEPROM、RAM、SRAM、DRAM、SDRAM、DDR文章目录一篇文章分清ROM、EEPROM、RAM、SRAM、DRAM、SDRAM、DDR一、ROM(Read-only Memory) 只读存储器二、EEPROM (Electrically Erasable Programmable read only memory)带电可擦可编程只读存储器三、RAM(Random Access Memory) 随机存取存储器四、SRAM(Static Random Access Me原创 2021-08-22 12:09:00 · 1965 阅读 · 0 评论