fpga的vhdl设计

     终于开始做fpga的实验了，说实话，我还是蛮有雄心的，甚至在没有见到实验箱的时候就幻想一下子把一个可调数字钟做出来。两次实验过去了，结果是只完成让数码管能够显示，现实够打击人的。不过这两次实验给人的经验确不少。

我还是学生，从来没有画过pcb板（大学期间一定要画几次！），老师给我们的是protel的原理图和pcb图，由于pcb图太难看清东西，我干脆没什么看，结果后来因为这个索错引脚，害白忙了一下午，气死！

用vhdl编写硬件程序和用高级语言写程序思想还是相差挺远的，比如硬件程序都是并行，并在一个时间周期完成一个进程等等，具体的说不完，不过vhdl不是一句一句顺序执行，有些东西不好怎么分成小块，就比如数字钟，怎么分都觉得编纽。