UVM学习笔记（9）

最新推荐文章于 2024-05-02 12:58:51 发布
最新推荐文章于 2024-05-02 12:58:51 发布
阅读量549 收藏 6
点赞数
文章标签： 学习 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yuyi111c/article/details/125279657
版权

学习目标

UVM入门和进阶部分9、10

学习内容

1.寄存器是模块之间相互交谈的窗口：
通过读出寄存器的状态，获取硬件当前的状况；
通过配置寄存器，使得寄存器工作在一定的模式下

2.将单个寄存器拆分之后，又可以分为多个域，不同的域往往代表某一项独立的功能，单个域可能由多个/单一比特位构成

类名功能
uvm_reg_field用来针对寄存器功能域来构建对应的比特位
uvm_reg与寄存器相匹配，其内部可以例化和配置多个uvm_reg_field对象
uvm_mem匹配硬件存储模型
uvm_reg_map用来指定寄存器列表中各个寄存器的偏移地址、访问属性以及对应的总线
uvm_reg_block可以容纳多个寄存器（uvm_reg）、存储器（uvm_mem）和寄存器列表（uvm_reg_map ）

4.MCDF寄存器模型

class ctrl_reg extends uvm_reg;			//控制寄存器
	'uvm_object_utils(ctrl_reg)
	uvm_reg_field reserved;
	rand uvm_reg_field pkt_len;			//多个域
	rand uvm_reg_field prio_level;		//为什么是rand？
	rand uvm_reg_field chnl_en;
	
	function new(string name="ctrl_reg");		//new函数
		super.new(name,32,UVM_NO_COVERAGE);
	endfunction
	
	virtual function build();					//不要跟build_phase()混淆，没有关系；其是object没有build_phase()；预定义build()虚函数
		reserved=uvm_reg_field::type_id::create("reserved");
		pkt_len=uvm_reg_field::type_id::create("pkt_len");
		prio_level=uvm_reg_field::type_id::create("prio_level");
		chnl_en=uvm_reg_field::type_id::create("chnl_en");
		reserved.configure(this,26,6,"RO",0,26'h0,1,0,0);
		pkt_len.configure(this,3,3,"RW",0,3'h0,1,1,0);
		prio_level.configure(this,2,1,"RW",0,2'h3,1,1,0);
		chnl_en.configure(this,1,0,"RW",0,1'h0,1,1,0);
	endfunction
endclass

class stat_reg extends uvm_reg;			//状态寄存器
	'uvm_object_utils(stat_reg)
	uvm_reg_field reserved;
	rand uvm_reg_field fifo_avail;
	
	function new(string name="stat_reg");
		super.new(name,32,UVM_NO_COVERAGE);
	endfunction
	
	virtual function build();
		reserved=uvm_reg_field::type_id::create("reserved");
		fifo_avail=uvm_reg_field::type_id::create("fifo_avail");
		reserved.configure(this,24,8,"RO",0,24'h0,1,0,0);
		fifo_avail.configure(this,8,0,"RO",0,8'h0,1,1,0);
	endfunction
endclass

class mcdf_rgm extends uvm_reg_block;
	'uvm_object_utils(mcdf_rgm)
	rand ctrl_reg chnl0_ctrl_reg;			//uvm_reg_block的rand声明就是对uvm_reg_field的随机化声明
	rand ctrl_reg chnl1_ctrl_reg;
	rand ctrl_reg chnl2_ctrl_reg;
	rand stat_reg chnl0_stat_reg;
	rand stat_reg chnl1_stat_reg;
	rand stat_reg chnl2_stat_reg;
	uvm_reg_map map;
	
	function new(string name="mcdf_rgm");
		super.new(name,UVM_NO_COVERAGE);
	endfunction
	
	virtual function build();
		chnl0_ctrl_reg=ctrl_reg::type_id::create("chnl0_ctrl_reg");
		chnl0_ctrl_reg.configure(this);
		chnl0_ctrl_reg.build();					//object没有自动化调用的关系；手动层次调用
		chnl1_ctrl_reg=ctrl_reg::type_id::create("chnl1_ctrl_reg");
		chnl1_ctrl_reg.configure(this);
		chnl1_ctrl_reg.build();
		chnl0_ctrl_reg=ctrl_reg::type_id::create("chnl2_ctrl_reg");
		chnl0_ctrl_reg.configure(this);
		chnl0_ctrl_reg.build();
		chnl0_stat_reg=ctrl_reg::type_id::create("chnl0_stat_reg");
		chnl0_stat_reg.configure(this);
		chnl0_stat_reg.build();
		chnl1_stat_reg=ctrl_reg::type_id::create("chnl1_stat_reg");
		chnl1_stat_reg.configure(this);
		chnl1_stat_reg.build();
		chnl2_stat_reg=ctrl_reg::type_id::create("chnl2_stat_reg");
		chnl2_stat_reg.configure(this);
		chnl2_stat_reg.build();
		//映射名称、偏移量、字节数、端性
		map=create_map("map",'h0,4,UVM_LITTLE_ENDIAN);
		map.add_reg(chnl0_ctrl_reg,32'h00000000,"RW");
		map.add_reg(chnl1_ctrl_reg,32'h00000004,"RW");
		map.add_reg(chnl2_ctrl_reg,32'h00000008,"RW");
		map.add_reg(chnl0_stat_reg,32'h00000010,"RO");
		map.add_reg(chnl1_stat_reg,32'h00000014,"RO");
		map.add_reg(chnl2_stat_reg,32'h00000018,"RO");
		lock_model();				//锁定，不允许访问
	endfunction
endclass:mcdf_rgm

5.寄存器建模的基本要点和顺序：
定义单个寄存器时，需要将各个域整理并创建，创建之后通过uvm_reg_field::configure()函数来进一步配置各自属性；
uvm_reg_block可以用来模拟一个功能模块的寄存器模型，包含uvm_mem、uvm_reg以及uvm_reg_map，一个uvm_reg_block可以包含多个uvm_reg_map，各个map可以分别对应不同总线或者不同地址段，在uvm_reg_block中创建各个uvm_reg之后，也需要通过uvm_reg::configure()函数来配置各个uvm_reg实例的属性；
uvm_re_map在uvm_reg_block中例化后，需要通过uvm_reg_map::add_reg()函数来添加各个uvm_reg对应的偏移地址和访问属性等，只有规定了这些属性，才可以在前门访问(FRONTDOOR)中给出正确的地址；
uvm_reg_block可以对更大的系统做寄存器建模，这说明uvm_reg_block之间也可以存在层次关系，上层uvm_reg_block的uvm_reg_map可以添加子一级uvm_reg_block的uvm_reg_map，用来构建更全局的版图，继而通过uvm_reg_block和uvm_reg_map之间的层次关系来构建更系统的寄存器模型

6.用户在开发某一个总线adapter类型时，需要实现下面几点：
uvm_reg_bus_op与总线transaction中各自的数据映射；
实现reg2bus()和bus2reg()两个函数，这两个函数即实现了两种transaction的数据映射；
如果总线支持byte访问，可以使能supports_byte_enable；如果总线UVC要返回response数据，则应当使能provides_responses；

7.adapter实例

class  reg2mcdf_adapter extends uvm_reg_adapter;
		'uvm_object_utils(reg2mcdf_adapter)
		function new(string new = "mcdf_bus_trans");
			super.new(name);
			provides_responses=1;				//使能返回
		endfunction
		
		function uvm_sequence_item  reg2bus(const ref uvm_reg_bus_op rw);
			mcdf_bus_trans t=mcdf_bus_trans::type_id::create("t");
			t.cmd=(rw.kind==UVM_WRITE)?'WRITE:'READ;				//kind---UVM_WRITE/UVM_READ
			t.addr=rw.addr;
			t.wdata=rw.data;
			return t;				//返回mcdf_bus_trans之后，该实例将通过mcdf_bus_sequencer传入到driver
		endfunction
		
		function void bus2reg(uvm_sequence_item bus_item,ref uvm_reg_bus_op rw);
			mcdf_bus_trans t;
			if(!$cast(t,bus_item)) begin
				'uvm_fatal("NOT_MCDF_BUS_TYPE","Provided bus_item is not of the correct type")
				return;
			end
			rw.kind=(t.cmd=='WRITE)?UVM_WRITE:UVM_READ;
			rw.addr=t.addr;
			rw.data=(t.cmd=='WRITE)?t.wdata:t.rdata;
			rw.status=UVM_IS_OK;
		endfunction
endclass

对于寄存器操作，无论读操作还是写操作，都需要经历调用reg2bus()，继而发起总线事务，而在完成事务发回反馈之后，又需要调用bus2reg()，将总线的数据返回至寄存器操作层面

8.前门访问：在寄存器模型上做的读写操作，最终通过总线UVC来实现总线上的物理时序访问，因此是真实的物理操作；
后门访问：指的是利用UVM DPI（uvm_hdl_read()）、uvm_hdl_deposit()，将寄存器的操作直接作用到DUT内的寄存器变量而不通过物理总线访问

9.后门访问要先将寄存器模型关联到DUT一端（uvm_reg_block::add_hdl_path()），再通过uvm_reg::add_hdl_path_slice完成寄存器模型各个寄存器成员与HDL一侧的地址映射

前门访问后门访问
通过总线协议访问需要耗时，且在总线访问结束时才能结束前门访问通过UVM DPI关联硬件寄存器信号路径，直接读取或修改硬件，不需要访问时间，零时刻响应
一般读写只能按字读写，无法直接读写寄存器域可以对寄存器或寄存器域直接做读写
依靠监测总线来对寄存器模型内容做预测依靠auto prediction方式自动对寄存器内容做预测
正确反映了时序关系不受硬件时序控制，对硬件做的后门访问可能发生时序冲突
通过总线协议，可以有效捕捉总线错误，继而验证总线访问路径不受总线时序功能影响

11.寄存器中的每一个寄存器，都应该有两个值，一个是镜像值（mirrored value），一个是期望值（desired value）
期望值是先利用寄存器模型修改软件对象值，而后利用该值更新硬件值；
镜像值是表示当前硬件的已知状态值；
镜像值往往由模型预测给出，即在前门访问时通过观察总线或者在后门访问时通过自动预测等方式来给出镜像值；
镜像值有可能与硬件实际值（actual value）不一致

12.UVM提供了两种用来跟踪寄存器值的方式：自动预测和显式预测（更准确）
如果一些sequence直接在总线层面上对寄存器进行操作（跳过寄存器级别的write()/read()操作），或者通过对其他总线来访问寄存器等这些额外情况，都无法自动得到寄存器的镜像值和预期值。

13.uvm_reg_block、uvm_reg、uvm_reg_field三个类提供的用于访问寄存器的方法：
在这里插入图片描述
14.uvm_reg_sequence提供的方法：
在这里插入图片描述
15.寄存器检查的几种可行方式：
从前门写，并且从前门读。最为常见，但无法检查地址是否正确映射；
从前门写，再从后门读。利用write()或者poke()从后门写，再利用read()从前门读；
从后门写，再从前门读。利用write()或者poke()从后门写，再利用read()从前门读；
对于一些状态寄存器（硬件自身信号会驱动更新其实际值），先用peek()来获取（并且会调用predict()方法来更新镜像值），再调用mirror()方法来从前门访问并且与之前更新的镜像值比较；

学习问题

羽翼丶
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
UVM--寄存器访问方法
思想开化的冰块博客
12-16 5851
前/后访问寄存器访问方法1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较 寄存器访问方法 在没有寄存器模型之前，只能启动 sequence 通过前门（FRONTDOOR）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后，scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。 有了寄存器模型后，可以在任何耗费时间的pha
UVM——寄存器模型
weixin_42482170的博客
04-05 2901
寄存器模型概览 硬件中的各个功能模块可以由处理器来配置功能以及访问状态，而与处理器的对话即是通过寄存器的读写来实现的。 寄存器的硬件实现是通过触发器，而每一个比特位的触发器都对应着寄存器的功能描述（function specification）。一个寄存器一般由32个比特位构成，将单个寄存器拆分后，又可以分为多个域（field），不同的域往往代表着某一项独立的功能。单个的域可能由多个比特位构成，也可能有单一比特位构成，这取决于该域的功能模式可配置的数量。 而不同的域，对于外部的读写而言，又大致可以分为WO（
《UVM实战》学习笔记——第九章 UVM中代码的可重用性 （callback机制）
qq_42135020的博客
03-06 583
callback机制、UVM中可重用性的部分
芯片验证 | UVM的phase机制
最新发布
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
05-02 1591
如base_test类，且在其某个phase，如connect_phase中定义了一些重要内容，那么在具体测试用例的connect_phase中就不应该省略super.connect_phase。
UVM知识点总结-寄存器模型
juvenilexhq的博客
04-05 9244
UVM中的寄存器模型 寄存器模型的优势：在没有寄存器模型之前，只能启动 sequence 通过前门（FRONTDOOR）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后，scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。有了寄存器模型后，可以在任何耗费时间的phase中使用寄存器模型以前门访问或后门（BACKDOOR）访问的方式来读取寄存器的值，同时还能在某些不耗费时间的
UVM寄存器模型的使用
mute_dog的博客
06-30 2849
通信中通常分为控制数据和其它数据。在DUV中使用寄存器控制。其它component在通过启动seq读写总线数据非常麻烦。通过建立寄存器模型将读写总线数据任务实现。建立需要实例化寄存器和在寄存器中实例化寄存器域段并进行相关配置（寄存器域段的读写类型、复位值、宽度。最低位位置、寄存器的偏移地址等）寄存器模型启动的seq会产生uvm_reg_bus_op变量，需要adapter来转换。adapter中定义reg2bus和bus2reg。......
UVM学习笔记
06-06
UVM的学习笔记
uvm实战学习笔记.docx
09-10
"uvm实战学习笔记" 一、UVM 文件类型 在 UVM 平台中，class 文件后缀通常用 `.svh`，package 文件和 interface 文件后缀用 `.sv`。这是一种常见的命名约定，目的是为了区分不同的文件类型。 二、文件包含和路径 ...
学习笔记uvm关键机制
12-18
学习笔记uvm关键机制
UVM的学习笔记.docx
08-02
uvm学习笔记，1. 关于UVM平台搭建的简单介绍省略。 P7 Agent是封装monitor, driver,sequencer的组件，agent包含两种模式。Active和Passive模式，其中Passive的模式只包含monitor，不能驱动DUT
uvm实战-学习笔记.docx
10-10
UVM 实战学习笔记 UVM（Universal Verification Methodology）是一种通用的验证方法学，旨在提高验证的效率和质量。下面是根据给定的文件信息生成的相关知识点： 1. UVM 工厂机制（Factory Mechanism）：UVM 中的...
(24)UVM 寄存器建模
数字IC小白的日常修炼
11-22 1131
UVM 寄存器模型概览 寄存器 UVM寄存器中心化管理方式 uvm_reg相关概念 configure各参数函数 uvm_reg_block 寄存器建模要点和流程 关注作者 对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。
寄存器模型 — UVM
SummerXRT的博客
06-19 5224
文章目录基本概念寄存器模型的集成访问寄存器的方式1. 前门访问2. 后门访问3.前门访问和后门访问的比较寄存器模型的常规方法1. mirror、desired 和 actual value2. prediction的分类3. uvm_reg 的访问方法4. uvm_mem与uvm_reg的联系与差别 基本概念 寄存器块（reg_block）由包含很多的寄存器，也可以有存储器； 每个寄存器都由很多的域； 单个域包含多个bit位。 寄存器模型相关类(均为Object类型) 类名 功能 uvm
uvm_reg_block——寄存器模型（七）
weixin_33948416的博客
12-11 715
这是寄存器模型的顶层 //------------------------------------------------------------------------ // Class: uvm_reg_block // // Block abstraction base class // // A block represents a design hierarchy....
（三）UVM_RAL 寄存器模型之adapter
那么菜的博客
03-27 2924
试想，如果仅仅是简单把寄存器模型集成到验证环境，那么只要例化寄存器模型就可以了。现在主要的问题是，建立怎样的机制才可以让寄存器模型“实时”复刻RTL寄存器的值。为了解决这个问题，UVM引入Prediction机制，而且用到了两个新的组件：Adapter和Predictor。 今天，我们主要讲解一下 adapter 。 Adapter，可以翻译为适配器，它的作用是寄存器访问事务和总线事务的相互转换。寄存器访问事务对数据的封装格式相对固定，一般包含读写类型、地址、数据和字节掩码。而总线事务则根据不同的总线协
uvm寄存器模型的代码实现及一些扩展知识理解
m0_72571331的博客
10-21 467
uvm寄存器模型的代码实现及一些扩展知识理解
UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI
07-02 3910
1.实际平台中，C/C++对DUT中的寄存器也要读写。verilog 提供VPI，常用的有两个： 2.这样很麻烦，systemverilog 提供了DPI，读为例，在C/C++中定义如下一个函数： 3.systemverilog 使用如下方式将C/C++定义的函数导入： 1）之后可以在systemverilog 中像普通函数一样调用uvm_hdl_read，比
UVM后门访问HDL access
weixin_45946815的博客
09-29 3213
@UVM后门访问HDL accessTOC 欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 新的改变 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客： 全新的界面设计 ，将会带来全新的写作体验； 在创作中心设置你喜爱的代码高亮样式，Markdown 将代码片
uvm_hdl——DPI在UVM中的实现（四）
weixin_34060299的博客
12-19 6435
　　我们可以在uvm中实现HDL的后门访问，具体包括的function有uvm_hdl_check_path，uvm_hdl_deposit，uvm_hdl_force，uvm_hdl_release，uvm_hdl_read， task 有uvm_hdl_force_time。 这么做与直接用SV中force, release 有什么区别，有什么好处？这么做的话函数的输入是字符串而不是HDL（...
uvm typedef
07-28
在UVM库中，typedef是用来定义类型别名的关键字。在引用\[1\]中，typedef被用来预定义了一些类，这些类在基类中被使用，并在基类的方法中返回一个类的对象。在引用\[2\]中，typedef被用来定义了一个类的别名，该别名在虚类uvm_coreservice_t中被使用，并在静态方法中实例化并返回了一个子类对象。在引用\[3\]中，typedef被用来声明了一个A类型的池子，并指明该池子将会被my_driver类使用。 #### 引用[.reference_title] - *1* *2* [UVM学习之：UVM库中常用方法总结](https://blog.csdn.net/immeatea_aun/article/details/89451124)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [UVM实战 卷I学习笔记12——UVM中代码的可重用性（1）](https://blog.csdn.net/weixin_41979380/article/details/121620417)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值