基于ADSP-TS201S的二维DMA数据传输（转）

声明：本文转载自网络，供自己学习参考；感谢原作者的奉献；

摘要：针对高速信号处理系统中数据总线传输的瓶颈问题，采用二维DMA方式进行外设高速缓存到DSP内核的数据块实时传输。对二维DMA控制和状态寄存器组进行编程控制，结合FPGA与DSP链路接口设计，将存储区的数据块作为一个数据阵列进行传输，使DSP在DMA中断中获得数据。试验结果证明，二维DMA传输方式可解决高速外设数据块的连续传输和处理问题，保证整个系统并行信号处理流水线的顺序执行，是一种解决数据总线传输瓶颈问题的实用方法。目前该技术已成功应用于某水声测量系统中。
关键词：ADSP-TS201；二维DMA；LVDS；链路口

0 引言
    随着数字滤波技术在水声信号处理中的广泛应用，在降低系统硬件复杂度的同时，对数字信号处理的实时性也提出了更高要求。数字滤波器处理后的大量数据需要实时高效地传输给DSP内核，以便进行相应的数字信号处理；为了提高工作效率，信号处理系统通常会采用流水线操作。另外为了不打断系统的运行流水线，数据传输不仅要满足实时高速传输的要求，还需具备DSP内核并行处理的排列顺序要求。
    DMA(Direct Memory Access)是在处理器内核不干预情况下的后台高速数据传送机制，不占用DSP内核的处理时间，特别是二维DMA数据传输方式，能够将数据块按要求顺序传输。本文以ADSP-TS201S(以下简称TS201)为例，针对二维DMA数据传输方式进行探讨。

1 TS201的DMA传输
1．1 DMA简介与分析
    TS201内核工作频率高达600 MHz，是一款性能极高的静态超标量处理器，专对复杂信号处理任务和通信结构进行了优化，其Tiger SHA RC静态超标量结构使DSP每周期能够同时执行4条指令，24个16位定点运算和6个浮点运算。支持14个DMA通道，可完成片内存储器、片外存储器、存储器映射外设、链路口、主机处理器和其他处理器(如FPGA)之间的低开销高速传输。TS201片内的DMA控制器允许将数据传输作为一个后台任务执行，从而将处理器核释放出来，进行其他数字信号处理操作。在复杂信号处理系统中，特别是需要大量数据传输和搬移的操作系统，采用DMA方式可以释放处理器内核，提高工作效率。
1．2 TS201的链路口DMA
    TS210具有适合多DSP并行处理的突破性体系结构，除了多条独立的128位宽数据总线外，具有4位宽的4个双向LVDS(Low Voltage Differ ential Signaling)链路口是其组成并行系统的关键。链路口可以直接由处理器核控制，也可以由DMA控制器控制，每个链路口的接收和发送都有指定的DMA通道。通过编程控制可以将链路口设置成4位并行或者1位的方式进行传输。
    TS201链路口通过写TX缓冲寄存器完成数据的发送，读取RX缓冲寄存器数据完成数据的接收。只要TX移位寄存器为空，所有写TX缓冲区的数据都会拷贝到移位寄存器。当RX移位寄存器为空，或者RX