一、单选题(每题2分,共20分)
从每小题的四个备选答案中选出一个正确答案,填在题干的括号内。
1. 在原码除法中,( ② )。
①余数为正商0 ②余数为正商1
③余数与除数同号商0 ④余数与除数异号商1
2.减少指令中地址个数的办法是采用( ④ )。
①寄存器寻址 ②寄存器间址 ③变址寻址 ④隐地址
3.在下列存储器中,按随机存取方式工作的存储器是( ① )。
①主存 ②光盘 ③磁盘 ④磁带
4.动态RAM利用( ① )。
①电容存储信息 ②触发器存储信息
③门电路存储信息 ④寄存器存储信息
5.在异步控制方式中,各操作( ③ )。
①由统一时序信号控制 ②由CPU控制
③按需分配时间 ④由设备控制器控制
6.在浮点加减运算中,对阶的原则是( ② )。
①大阶向小阶对齐 ②小阶向大阶对齐
③被加数向加数对齐 ④加数向被加数对齐
7.打印机接口通常采用( ④ )。
①直接程序传送接口 ②程序查询接口
③DMA接口 ④中断接口
8.CPU响应中断请求是在( ③ )。
①一个时钟周期结束时 ②一个总线周期结束时
③一条指令结束时 ④一段程序结束时
9.微程序存放在( ② )。
①主存中 ②控制存储器中 ③堆栈中 ④磁盘中
10.DMA传送通常在( ② )。
①外设与CPU之间进行 ②外设与主存之间进行
③外设与主机之间进行 ④外设与寄存器之间进行
二、简答题(每题5分,共30分)
1. 中断接口由哪几部分组成?
答:由寄存器选择器、命令字寄存器、状态字寄存器、数据寄存器、其它控制逻辑、中断控制器等组成。
2.微程序控制方式的基本思想是什么?
答:一条微指令包含若干微命令,控制一步操作;
一段微程序包含若干微指令,解释执行一条机器指令;
微程序事先编好,存放在控制存储器中。
3. 什么是同步控制方式?在同步控制方式中,时钟周期长度固定还是可变?
答:各项操作由统一时序信号控制,称同步控制方式。
时钟周期长度固定。
4. 在DMA的初始化阶段,主机通过程序送出哪些初始化信息?
答:初始化信息包括:传送方向、主存缓冲区首地址、交换量、外设寻址信息等。
5. 什么是总线?系统总线上传送的信息通常分为哪三类?
答:一组能为多个部件分时共享的公共信息传送线路。
分为地址信息、数据信息、控制信息。
6. 什么是刷新?通常刷新周期有哪三种安排方式?
答:定期向电容补充电荷,称为刷新。
集中刷新、分散刷新、异步刷新三种安排方式。
三、拟定指令流程(20分)
模型机数据通路结构如图所示, 通路中包含输入选择器A和B、算逻部件ALU、输出移位器、通用寄存器R0~R3、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MBR、指令寄存器IR、指令计数器PC、堆栈指针SP。
图 模型机数据通路结构
用寄存器传送语句(如PC→MAR)拟出下述指令的流程(含取指、执行):
- 传送指令MOV R0,(SP)+ ;
源采用堆栈寻址,目的采用寄存器寻址。指令的功能是将堆栈的内容取出送入R0。
解:FT:M→IR
PC+1→PC
ST:SP→MAR
M→MBR→C
SP+1→SP
ET:C→R0
PC→MAR
2、加法指令ADD (R2) , (R3);
源和目的均采用寄存器间址,指令的功能是将R3所指示的存储单元内容与R2所指示的存储单元内容相加,结果存入R2所指示的存储单元。
解:FT:M→IR
PC+1→PC
ST:R3→MAR
M→MBR→C
DT:R2→MAR
M→MBR→D
ET:C+D→MBR
MBR→M
PC→MAR
四、设计显示器(15分)
某CRT显示器字符方式下的分辨率为25行×80列,图形方式下的分辨率为600点×400线。
1、字符方式下显示缓存VRAM的基本容量是多少字节?图形方式下VRAM的基本容量又是多少字节?
答:字符方式:VRAM的基本容量=25×80=2000字节
图形方式:VRAM的基本容量=600×400÷8=30000字节
2、字符方式下需设置哪几个同步计数器?
答:点计数器、字符计数器、线计数器、行计数器。
3、图形方式下需设置哪几个同步计数器?
答:点计数器、字节计数器、线计数器。
五、设计存储器(15分)
本科:
设计一个容量为7K×8位的存储器,其中ROM区为4K×8位,由4K×2位/片的ROM芯片组成;RAM区为3K×8位,由2K×4位/片和1K×8位/片的两种RAM芯片组成。地址总线A15~A0(A0为最低位)。请回答:
1、需用几块ROM芯片和几块RAM芯片?
答:4块ROM芯片,3块RAM芯片。
2、各芯片需分别连入A15~A0中的哪几位地址线?
答:4K芯片:A11~A0
2K芯片:A10~A0
1K芯片:A9~A0
3、需设置几个片选信号?写出每个片选信号的逻辑式。
答:3个片选信号。
CS0= A12 CS1=A12 A11 CS2=A12A11 A10
专科:
用2K×8位/片的存储芯片组成容量为8K×8位的存储器,地址总线A15~A0(A0为最低位)。请回答:
1、需用几块存储芯片?
答:4块
2、将地址总线A15~A0中的哪几位分配给存储芯片?
答:A10~A0
3、写出4个片选信号的逻辑式,即CS0=? CS1=? CS2=? CS3=?
答:
CS0= A12A11 CS1=A12A11 CS2=A12 A11 CS3=A12A11