计算机组成原理-输入输出系统

yzd111

于 2024-08-25 23:06:29 发布

阅读量625

点赞数 25

分类专栏：计算机组成原理文章标签：笔记

本文链接：https://blog.csdn.net/yzd111/article/details/141536903

版权

计算机组成原理专栏收录该内容

7 篇文章 0 订阅

订阅专栏

输入输出系统和IO控制方式

主机和 I / O 设备进行交互

I/O接口：又称为 I / O 控制器，设备控制器，负责协调主机和外部设备之间的数据传输。

I / O 控制方式

CPU 可以通过程序查询方式和程序中断方式检查 I / O 程序的完成

程序查询方式：CPU 不断轮次检查 I / O 控制器中的”状态寄存器“，检测到状态为”已完成“之后，再从数据寄存器中取出输入数据。
程序中断方式：等待键盘 I / O 时 CPU 可以先执行其他程序，键盘 I / O 完成之后向 CPU 发出中断请求，CPU 响应中断请求，并取走数据。
DMA 控制方式

注意：DMA 接口，DMA 控制器，也是一种特殊的 I / O 控制器。
DMA 控制方式，主存和高速 I / O设备之间有一条直接数据通路（DMA 总线），CPU 向DMA 接口发出”读/写“命令，并指明主存地址，磁盘地址，读写数据量等参数。
DMA 控制器自动控制磁盘和主存的数据读写，每完成一整块数据读写，才会向 CPU 发出一次中断请求。

通道控制方式

为了减少 CPU 对于I/O 设备的管理，通道可以作为特殊功能的处理器，对 I / O 设备进行统一管理。

I / O 系统基本组成

I / O 硬件包含外部设备，I / O 接口，I / O 总线等

I / O 软件包含软件驱动程序，用户程序，管理程序，升级补丁等

通常使用I / O 指令和通道指令实现主机和I / O 设备的信息交换
（1）I / O 指令 CPU 指令的一部分

注意：操作码指明 CPU 对 IO 接口做什么，命令码指明了 IO 接口对设备做什么。
（2）通道指令通道可以识别的指令
通道程序是提前编译好，放在主存中，对含有通道的计算机，CPU 执行I / O指令对通道发出命令，由通道执行一系列的通道指令，代替 CPU 对 I / O 设备进行管理。

外部设备

显示存储器（VRAM）
刷新存储器，为了不断的提高刷新信息图像的信号，必须把一帧的图像信息存储在刷新存储器中，其存储容量也由图像分辨率和灰度级决定，分辨率越高，灰度级越多，刷新存储器容量越大。
VRAM 容量 = 分辨率 * 灰度级位数
VRAM 带宽 = 分辨率 * 灰度级位数 * 帧频

IO接口

I / O 的作用

数据缓冲：通过数据缓冲寄存器（DBR）达到主机和外设工作速度的匹配
错误或状态检测：通过状态寄存器反馈设备的各种错误，状态信息，供 CPU 查用
控制和定时：接收从控制总线发送的控制信号，时钟信号
数据格式转换：串 - 并格式转换
与主机和设备通信：实现主机 - I / O 接口 - I / O 设备之间的通信

I / O 接口的工作原理

（1）发命令：发送命令字到 I / O 控制寄存器，向设备发送命令（需要驱动程序的协助）
（2）读状态：从状态寄存器读取状态字，获取设备或 I / O 控制器的状态信息
（3）读 / 写状态：从数据缓冲寄存器发送或读取数据，完成主机和外设的数据交换
IO 控制器中的各种寄存器称为I / O 端口。

统一编址 VS 独立编址

统一编址：

将IO端口作为存储器的单元进行地址分配，使用统一的访存指令进行IO端口的访问，也称为存储器映射方式。
靠不同的地址码区分内存和IO设备，IO地址要求对固定在地质的某部分。
优点：不需要设置专门的输入输出指令，所有的访存指令都可以直接访问端口，设计灵活性高，端口有较大的编址空间。
缺点：端口占用主存的地址空间，使得主存地址空间变小，地址位数多，外址寻址时间长。
独立编址：

IO端口地址和存储器地址无关，独立编址CPU需要设置专门的输入输出指令访问端口，也被称为IO映射方式。
靠不同的指令区分内存和IO设备。
优点：使用专门的IO指令，程序编址清晰。
缺点：指令类型少，一般只能对端口进行传送操作，程序设计灵活性差。

IO接口的类型

按数据传送方式：

并行接口：一个字节或一个字所有位同时传送
串行接口：一位一位的传送

按照主机访问IO设备的控制方式：

程序查询接口
中断接口
DMA 接口

程序查询方式

步骤：
（1）预设传送参数，例如使用打印机打印三个字符，设置一个计数器进行计数。
（2）启动外设，例如将打印机启动。
（3）去外设状态，CPU 从接口中不断地读取状态信息。
（4）CPU 不断查询 IO 设备状态，直到外设准备就绪。
（5）传输一次数据
（6）修改传送参数，修改地址和计数器参数
（7）传送完成后，判断传送是否完成（一般计数器为0时结束）
（8）结束
优点：接口设计简单，设备量少。
缺点：CPU 在信息传送过程中需要花费很多的时间用于查询和等待，而且需要在一段时间内仅和一台外设交换信息，效率大大降低。
CPU在进行查询时分为独占查询和定时查询。
独占查询：CPU 100%的时间都在查询IO状态，完全串行。
定时查询：在保证数据不丢失的情况下，每隔一段时间CPU就进行一次查询，查询的间隔中CPU可以执行其他程序。

中断的作用和原理

中断的基本概念

定义：程序中断是指在计算机执行现行程序的过程中，出现某些急需处理的异常情况或特殊请求，CPU 暂时中止现行程序，转而对这些异常情况或特殊请求进行处理，在处理完毕后 CPU 有返回到现行程序的断点处，继续执行原程序程序。

工作流程：

中断请求

中断源（例如键盘，打印机，时钟部件）向 CPU 发出中断请求信号。

中断响应

响应中断的条件（例如，执行了关中断的指令，CPU 暂时不会对中断信号进行处理）。
中断判优：多个中断源同时提出请求时通过中断判优逻辑响应一个中断源。

中断处理

中断隐指令（将 CPU 的指令执行流转移到正确的中断服务程序，实质上是修改 PC 的值，使其指向中断程序的第一条指令）。
执行中断服务程序。

以上是一个 8086 芯片的 PSW 示例，其中的 IF（Interrupt Flag）标志位用于判断当前程序是否处于关中断状态。
IF = 1 表示开中断（允许中断）
IF = 0 表示关中断（不允许中断）
关中断的作用：是程序可以实现原子操作（类似于数据库中的原子性）
注意：并非所有的中断信号都不会在关中断状态下被执行（例如：关机掉电），这类中断也被称为非屏蔽中断。

中断请求的分类

中断请求标记

由于每个中断源向 CPU 发出中断请求的时间都是随机的，为了记录中断信号并区分不同的中断源，中断系统需要对每个中断源设置中断请求标记触发器 INTR(Interrupt Request)，当状态为 “1”时，表示中断源有请求。

注意：这些触发器可以组成请求标记寄存器，该寄存器集中在 CPU 中，也可以分散在各个中断源中。
对于外中断，CPU 是在统一的时刻即每条指令结束前向接口发出中断查询信号，来获取IO的中断请求。也就是说CPU 响应中断的时间是在每条指令执行阶段的结束时刻。
因此，CPU 响应中断请求要满足三个条件：

中断源有中断请求
CPU 允许中断即处于开中断
一条指令执行完毕，并且没有更紧迫的任务
中断判优

当多个中断信号同时到来，为了区分处理的优先级，我们需要中断判优。

硬件排队

通过硬件排队器进行实现，既可以设置在 CPU 中，也可以分散在各个中断源中。

从左向右优先级依次降低，当几个中断标记位同时发来信号时，仅有最左端的请求需要处理。

软件排队

对于这个寄存器我们可以使用从左向右按位查询的方式，直到遇到第一个为 1 的标记位。

这种方式也被称为程序查询。
显然由于软件排队需要执行一系列的指令，因此硬件的实现速度远远快于软件，因此我们通常使用硬件排队器来进行实现中断判优。
优先级设计参考指标：

硬件故障中断属于最高级，其次是软件中断
非屏蔽中断优于可屏蔽中断
DMA 请求优于 I/O 设备的传送的中断请求
高速设备优于低速设备
输入设备优于输出设备
实时设备优于普通设备
中断处理过程

在进行中断操作时，我们需要保存程序的原有 PC 值，同时将 PC 值指向中断服务程序的第一条指令，这些操作我们称为中断隐指令。
中断隐指令的任务：

关中断：在中断服务程序中，为了保护中断现场（CPU 主要寄存器中的内容）期间不被新的中断打断，需要执行关中断，从而保证被中断的程序执行完后还可以接着执行下去。
保存断点：为了保证在中断服务程序执行完成后可以回到原先的程序，必须将原程序的断点（即程序计数器PC 中的内容）保存起来，可以存入堆栈中，也可以存入指定单元。
引出中断服务程序：实质就是将中断服务程序的入口地址取出并且传送给程序计数器（PC）。

中断服务程序入口地址的寻找：

软件查询法
硬件向量法

在我们上面通过硬件排队器得到的二级制数据通过中断向量地址形成部件的处理可以得到一个向量地址（0001 0010），也称为中断类型号。

将该二进制转换为十六进制的 12H 可以得到入口地址的存储地址。大致流程：硬件 -> 向量地址 -> 入口地址。类似于 C 语言的指针和指针的指针这一概念。
注意：

之所以加上这一层嵌套是由于如果我们对于中断程序的地址进行修改，我们仅仅需要修改主存的中断向量的存储，而不用直接对硬件电路进行修改。
中断隐指令并不是一条具体的 CPU 指令，而是一系列任务。

中断服务程序的主要任务：

保护现场

保存通用寄存器和状态寄存器的内容（例如：保存 ACC 中的值），以便返回时可以恢复 CPU 环境，可以使用堆栈，也可以使用特定的存储单元。

中断服务

主体程序，各种中断程序都是各不相同的。（例如，修改ACC 中的值）

恢复现场

通过出栈指令或取数指令将之前保存的信息送回寄存器中。（例如：将 ACC 的值恢复）

中断返回

通过中断返回指令回到原原程序断点处。（将原先 PC 的值返回）

这种中断方式称为单重中断：执行中断服务程序期间不响应新的中断请求。

多重中断（套娃）

在执行中断程序中还会有可能被中断，因此有了多重中断。

由于关中断和开中断之间我们无法进行操作，因此我们需要进行一些修改。

由于保护和恢复现场的过程是不可以被中断的的，因此我们需要将开中断放在保护现场后面，将关中断放在恢复现场前面。
CPU 要具备多重中断的功能，需要满足以下条件：

在中端服务程序中提前设置开中断指令
优先级别高的中断源有权中断优先级别低的中断源

中断屏蔽技术：
每个中断源都会有一个屏蔽触发器，“1”表示屏蔽该中断源的请求，“0”表示可以正常申请，所有的屏蔽触发器组合在一起，会构成一个屏蔽字寄存器，屏蔽字寄存器中的内容称为屏蔽字。

我们对于上面的硬件排队器加以增强，可以实现中断屏蔽的功能。例如我们正在执行键盘（MASK4）的中断指令，此时屏蔽字为 1111，虽然MASK1在最左侧，但是无法中断键盘。
屏蔽字设置规则：

一般使用 1 代表屏蔽，0 代表正常申请。
每个中断源对应一个中断字，在处理该中断源的中断服务时，屏蔽寄存器中的内容为该中断源对应的屏蔽字。
屏蔽字中的 1 越多，优先级越高，每个屏蔽字中至少有一个 1 用来屏蔽自身。

扩展

IF（Interrupt Flag）开/关中断标志，当 IF = 1，开中断，IF = 0，关中断。
INTR （Interrupt Request）可屏蔽中断请求信号，输入，用来申请一个硬件中断。当 IF 为 1 时，若 INTR 保持高电平，则在该指令执行完毕就进入中断响应周期。
NMI（non-maskable interrupt）非屏蔽中断输入信号，和 INTR 信号类似，但是 NMI 在中断时不需要检查 IF 是否为 1，用于处理电源掉电的情况。
INTA（interrupt acknowledge）中断响应信号，输出。响应 INTR 输入。该引脚用来选通中断向量码以响应请求。

当 IF 为 1 ，同时 INTR为高电平时，此时 CPU 需要处理一个中断请求信号，通过 INTA 返回一个响应信号。

当中断请求寄存器收到一系列中断请求时，会通过内部中线给 CPU 发送中断信号，通过 INT 连接上 INTR 如果CPU 没有关中断，那么会通过 INTA 输出端返回，中断控制器中通过优先权电路得到优先级最高的中断请求信号，经过中断服务寄存器的处理会得到一个向量地址，经过数据总线 CPU 可以得到该向量地址，通过该向量地址 CPU 可以得到中断程序的入口地址。

程序中断方式

不同于之前的程序查询方式，CPU始终被IO设备占用，效率不够。使用程序中断方式可以使得CPU 的效率提高，在IO设备准备完成数据之后才会对CPU发送请求中断。

DMA 方式

DMA方式

CPU需要向DMA控制器指明是要输入还是输出，要输入多少数据，数据在主存，外设中的地址。
步骤：
传送前：
（1）接受外设发送的DMA请求（外设传送一个字的请求），并向CPU发送总线请求
（2）CPU响应该总线请求，发送总线响应信号，接管总线控制权，进入DMA操作周期
传送时：
（3）确定传送数据的主存单元和长度，并可以自动的修改主存地址计数和传送长度计数。
（4）规定数据在主存和外设之间的传送方向，发送读写等控制信号，执行数据传送操作。
传送后：
（5）向CPU发送DMA操作的结束。