自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 1. 入手DSP单片机前的编程学习-C语言和C++

dsp学习前的编程学习

2022-07-29 22:48:00 1421 1

原创 开关电源-1.选择熔断器,可以取最Irms的150%晶闸关SCR型的过压保护,熔断器的融化值I平方t应该比晶闸管的融化热能值更小,约60%

开关电源中熔断器的选择

2022-07-29 16:42:17 200

原创 2021-10-05

@TOC开始写关于写电子单片机嵌入式学习知识欢迎使用Markdown编辑器你好! 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章,了解一下Markdown的基本语法知识。新的改变我们对Markdown编辑器进行了一些功能拓展与语法支持,除了标准的Markdown编辑器功能,我们增加了如下几点新功能,帮助你用它写博客:全新的界面设计 ,将会带来全新的写作体验;在创作中心设置你喜爱的代码高亮样式,Markdown 将代码

2021-10-05 18:46:08 97

原创 两种verilog实现4位乘法器

repeat版本`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// school:neusoft // Engineer: yzh// Create Date: 2019/10/12 16:11:54//////////////...

2019-11-10 14:35:38 5074

原创 基于NEXYS 4 DDR开发板的verilog实现四位乘法器

环境:1.笔记本2.软件:Vivado3.硬件:NEXYS 4 DDR开发版实验目的与要求通过位移和加法,实现一个四位乘法器。用8个拨动开关代表乘数和被乘数,按下开始按钮后,乘法器开始工作,计算完毕后用8个LED显示计算结果(积),并用1个LED显示计算完毕。用4个七段数码管分别显示乘数、被乘数和积。实验原理与内容(一)原理:乘法器原理1、 通过位移和加法实现:竖式。2、 例如4...

2019-11-10 14:28:10 1387 1

原创 基于NEXYS 4 DDR开发版的verilog实现毫秒计数器

实现设备:1.笔记本2.软件:Vivado3.硬件:NEXYS 4 DDR开发版实验要求目的:1.分时控制:七段数码管显示多个数字 2.分频:从100MHz时钟生成其他频率时钟 3.一个模块包括多个时钟:100MHz, 1KHz, 400Hz 4.二进制转换成十进制实验要求:计数器每毫秒增加1,范围从0~9999 (十进制);当reset按钮按下,计数器值清零;用4个七段数码...

2019-11-08 09:50:59 2885 3

原创 Verilog实现四位加法器

实验器件:1. 软件:Vivado2. 硬件:NEXYS 4 DDR开发版实验要求实现一个4-bit加法器,要求如下:用9个拨动开关分别表示两个4-bit的加数和被加数,以及进位输入;用5个LED表示4-bit的和(Sum),以及1-bit的进位输出;用1个七段数码管显示和(Sum)的值。仿真文件:testbench文件如下:module FA4bit_tb();reg ...

2019-11-07 17:52:58 15335

原创 hello

hello我是一个普通院校大三的学生,学习算不上优秀。经过反思,想以日志的形式记录最后一年的学习经历。

2019-09-23 11:49:48 103

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除